

JEITA LPB-SC ワークショップ2017TG

活動報告

半導体&システム設計技術委員会
LPB-SC



ワークショップ2017TG 概要

- ・目的 LPBワークショップ2017の準備・運営
- ・期間 2017/5/18 ~ 2017/9/22
- ・メンバー（敬称略） 奥寺、眞篠、岡野、青木、門田、筒井、林、村岡、松澤、小林、渡辺
（広報TGメンバー同様）
- ・成果物 LPBワークショップ2017の実施
- ・課題 2018年度の実施内容について
開催地検討

開催概要

- 日時： 2017年9月1日（金） 13:00 ~9月2日（土） 12:00
- 会場： 箱根強羅彩香 会議室
- 参加者： 35名（SD-TC/LPB-SC会員30名、非会員5名）
1日目：34名、2日目：30名

プログラム 1 日目

時間	タイトル・内容
13:00-13:15	開会挨拶
13:15-14:15	LPBフォーマットを使ってみよう！
14:30-15:30	講座① システム解析勉強会
	講座② LPBフォーマット勉強会（別室）
15:45-16:55	システム品質を上流設計で抑えるための方法を議論しよう！
17:00-19:00	自由討議

【議事概要】

- ・村田製作所提供のチップ部品C-Format対応の概要と課題、各EDAの取り込み状況を確認
- ・例としてEMIを題材とし、上流設計からシステム品質を抑えるために何が必要か、誰に対して伝えればよいのか議論するも結論には至らず。

【決定事項】

- ・EMIの問題を解決するための設計環境、設計スタイルを議論していく
- ・誰と誰がどんな言語でどんな会話を行うべきなのか
インフラ、エンハンス、モデリングの各TG・WGで議論し次回のSCで結論ないし意見を報告する

プログラム2日目

時間	タイトル・内容
9:00-10:30	なぜこのボードは安定動作しないのか？ 第1部 ～チップ内部の電源特性に迫る～
10:40-11:50	なぜこのボードは安定動作しないのか？ 第2部 ～意外に簡単？ チップ電源特性の測り方～

【議事概要】

- ・各社で実際に発生したSI/PI/EMCの問題事例とその対応について紹介
- ・チップ内部の電源特性測定方法、注意点等を紹介

【主な決定事項】

IEEE標準化について、田中氏より以下2項目について説明、対応が確認された。

- ・ - IEEE P1647：PARが提出された。
★SD-TCとしては賛成で投票することが確認された。
- ・ - IEEE P1801：更新され、ドラフトが出てきた。
★各社内容を確認すること。

手配特記事項

- ・プロジェクター、電源タップは持ち込み必須。
郵送する場合は旅館側の受取可能時間を確認しておく。
(受取人不在の時間がある)
- ・宿泊部屋を別室会場として用意する場合、プログラムの時間に注意する。
15時以前に使う場合、準備のため別料金がかかる。
- ・会議室は事前準備や打合せで使用するため午前中から利用と見込んでおく。
- ・来年度以降会場変更する場合、下記を考慮する。
①携帯電波が入る ②交通の便が良い ③会場が広い
- ・事前振込としたため、当日集金がなく事務局の負担が緩和された。
一方で参加者からは当日集金の方が参加しやすいとの意見もあった。

収支報告

大分類	小分類	支出				収入			
		単価	数量	小計	備考	単価	数量	小計	備考
会費	LPB-SCメンバ					4000	29	116000	JEITA口座振込
	非会員(夕食+朝食)					12000	2	24000	JEITA口座振込
	非会員(夕食のみ)					5000	0	0	JEITA口座振込
予算	JEITA集中討議予算							312000	
宿泊関係	貸切基本料	216000	1	216000					
	夕食	2700	30	81000					
	朝食	540	29	15660					
	夕食時飲料			19602					
	入湯税	4800	1	4800					
会議費用	会議室(30分)	540	24	12960					
	別室用意(アーリーチェックイン)	1080	1	1080					
会議費用(懇親会)	当日調達(ドン・キホーテ)	36709	1	36709					
通信費	宅急便(プロジェクター等)	3240	2	6480					
	郵便代(請求書/領収書)	82	20	1640					
その他	キャンセル手数料	4000	1	4000					
	キャンセル手数料	3750	1	3750					
計		支出計		403681		収入計		452000	
収支	48319								

議事録 (1日目①)

第9回LPB相互設計サブコミティ

0. 独占禁止法順守宣言 (福場主査)

1. 議事録確認 1日目 キヤノン

2. LPBワークショップ2017開催趣旨説明 (福場主査)

3. 『LPBフォーマットを使ってみよう!』 13:00~14:30

青木委員より本セッションの主旨説明

- ・村田製作所様がチップ部品のC-format提供に対応していただいている
- ・部品供給サイドにLPBフォーマットが普及したという点で重要な意味がある

村田製作所 五嶋委員からチップ部品のC-format対応の概要と課題を説明

- ・チップコンデンサからCformatの供給を開始しようと考えている
- ・課題1 部品外部電極とFootPrintの基準座標が異なる
Footprintは誰が作るのか
複数のFootprintを記述できるフォーマットに改版する
その際にどのFootprintを使うのかはM-formatでコントロールする
- ・課題2 電極パターンの厚さに応じて、Footprintの幅が変わる
銅箔圧18 μ 、35 μ と変わるとFootprintのサイズが変わる
- ・課題3 異形電極、多端子部品への対応
物理形状とPort数の違いやPinアサイン
たとえば3端子コンデンサやコモンモードチョークコイル
3端子コンデンサは物理形状的には端子4つ、NetlistのPort3つ
- ・課題4 C-formatに対応したCAD、シミュレータが必要
村田委員からGEM PKGに部品と基板のC-format読み込んだ状況報告
一部Ver3.0の記述を先行して取り込んでいるため、
すぐに読み込めないものがあった
記述が、正しく書かれているのか I
BISチェッカーのようなものが必要になるのではないか

門田委員から検討状況の報告

- ・読み込むスクリプトは作っているので、取り込み可能な状態
- ・18年3月のフォーラムでの報告できる日程で検討を進める

大塚委員からSignal AdviserにSignal Adviseriserと

EngineeringBLADE(電気系CAD)で読み込みを実行した状況報告

- ・取り込みできた 容量値もちゃんと取り込めた
- ・Viaの解釈がベンダ (CADツール) によってマチマチであることに気がついた
- ・Cの容量値が1Fを超えているものがあったがよいのか?
→村田製作所さんの記述ミス

渡辺委員からAnsysツールへの取り込みを実行した状況報告

- ・G-formatのインポート、エクスポート対応しています
- ・C-formatへの対応はこれから
まずは受動素子の取り込みからやっていきたい
- ・村田製作所さんがモデルをUpdateしてもらえれば、
自分のツールのライブラリをUpdateできるようになっている
- ・今後さらには、BGAパッケージ、コネクタへの対応をやってきたい
- ・課題1: モデルの割り付けが手作業
- ・課題2: 製品名とユーザサイドの部品管理番号の整合

ANSYSのLPBサポートを望まない人、

機能が追加されても使わないという人はいないということが確認された。

議事録 (1日目②)

4.1 システム解析勉強会 14:43~15:30

Ansys Simplorerの製品紹介(Ansys 渡辺さん)

- ・大規模パワーエレクトロニクスシステムに特化したマルチドメインシステムシミュレータ
- ・半導体デバイスモデル (IGBT、MOSFET、Diode…) を扱う (PSPIICE系)
- ・マルチドメインシミュレーション
電気/電磁界、流体、構造、組み込み制御 (SOFT) SCAD
- ・マルチ言語プラットフォーム
VHDL-AMS、Modelica、FMI、C/C++、SPICE

System Vision紹介(Mentor 門田さん)

- ・連成解析を行う、例えば、熱解析
- ・詳細設計よりも早い時期に要求を満たしているのか確認する目的
- ・発電機、太陽光パネル、変圧器、コンバータ/インバータの設計で活用

4.2 LPBフォーマット勉強会 (部屋番号101)

LPBのフォーマットについてGEMPKGを使って勉強会実施 9名参加

5.『システム品質を上流設計抑えるための方法を議論しよう』 15:50~17:20

奥寺委員よりDVconでの議論をおさらい

- ・昔は、同じ人がやっていたり、つながりが感じられた。
上流、下流の分断され、意識、情報の繋がりがなくなってきた
- ・上流から下流への要求は理想状態を想定したもの。(非現実的)
- ・LPBは下流の横のつながりを円滑にするためのもの
- ・EMC問題は下流で対策がスタートするが、上流で対策をとればもう少し楽になる。
- ・回路規模が巨大になっているので、ピン配置、熱など上流から考慮する必要がある
- ・最適化のためにハード設計を考慮したパーティショニングが出来ていない

議論を進めていくに当たり
さしあたり題材をEMIに絞る

【決定事項】

- ・EMIの問題を解決するための設計環境、設計スタイルを議論していく
- ・誰と誰がどんな言語でどんな会話を行うべきなのか
インフラ、エンハンス、モデリングの各TG/WGで議論し
次回のSCで結論ないし意見を報告する

議事録 (2日目①)

議 事 : (★ : 決議事項)

◆ LPB相互設計-SC ◆

- ・独占禁止法順守
- ・議事録担当
 - ルネサス(2日目)

◆ LPB WorkShop 2017 9/2(2日目)◆

- ・なぜこのボードは安定動作しないのか 第1部
～チップ内部の電源特性に迫る～

協調設計の適用は拡大しているが、SI/PI/EMCの問題は増加している感じ
→ LSI、PKG、ボードの立場から
ほぼ半分がLSI関係 PKG関係は少ない

リコーの事例…村田氏

自社製SoC ボードの違いでSerDesエラー

標準IOのボード上の配線負荷の差でDIEの電源の揺れが異なっていた
ボード上では標準IOとSerDesはトランスファインピーダンスは十分小さく、
シリコンを介したノイズだった

オンチップキャパシタで解消

他社製SoC DDR4ビッド化け

外注で、波形品質は良くないが、JEDEC規格は満たしていた

他社SoCなので、電源インピーダンス不明

ゆうがままにボードを修正したが、本当はSoCが。。

オンチップデキャップで不具合

→ PI、EMC EMCが増えているかも
オンチップデキャップが悪さ

東芝の事例…富島氏

オンチップデキャップを入れると反共振の周波数がずれる
ターゲットインピーダンス

反共振のピークが同じでも周波数がずれていればOKのことも
オンチップデキャップの値を振った評価をしている
面積とのトレードオフになる

パナソニック…村田氏(代理)

DDRデータ化け

電源分離でデキャップ不足

協調設計ボードよりでもオンチップを考慮してSimしている

容量を チップ、パッケージ、ボードにいれて、なしSim

ボードに入れてもだめ

ソシオネクスト…村田氏(代理)

面積削減のためにオンチップデキャップを削除したい

重要性を理解していない設計者もいる

チップの空き地に入れるなど戦略がないと効かない、誤解

IPなどで面積重視で抜いている場合もあるので注意

SSNを減らすためできるだけオンチップデキャップ

数psのジッタ改善のためどれくらい入れればよいか

オンチップデキャップの情報を出したくない

ロジックではないので、無駄と思われるがち

議事録 (2日目②)

逆に、少ないと思われたくない
暗号化SPICE でもインピーダンス解析で。。。
ASSPのように外部条件が不明、過剰に入ってしまう
評価ボードで評価しているため
顧客ボードよりリッチになっている可能性はある

デンソー…市川氏

基板、部品のLC共振
ボードと部品の共振は、1M~10M
基板とチップの共振、FM帯にのりこも
基板とチップ容量で共振
電源系のSimしたいが、チップの情報がないと

ソニー…長谷川氏

初期見積り時のインピーダンス問題
共振ピークと動作周波数が近い場合
オンチップデキャップを増やす
コアだとそこまで増やせない
PKG/PCBのLを小さく
クロックをいじって Peak電流を分散
Qualityは下がるし、どこまでやれば良いか不明
また、難しいこともあるし、チップインプリにも負担
上流で対策すべき できるときにやらないとできない

オンチップデキャップ値は重要

→ LSI 20%以下が最多 80%以上
PKG LSIよりは認知度が高い

ボード 50%が最多
立場によってそれぞれ
論理設計者には遅延とクロストークの影響が大きい

入手できる情報

→ ガイドはあり オンチップデキャップの入手が一番低い
入手しようしない場合も
ターゲットインピーダンス 周波数の上限は
出たくない、保証できるものじゃないので、
ライブラリではなく、コンサルティング
責任問題だと情報は出にくい

どうすれば提供されるか

言い方？ 責任？
→ 要求されれば出す、算出にコストがかかる、最多
CPM 40% RC素子 30% 値 30%
IBISのような標準のモデルがあれば

ルネサス…山田氏

IBISの特徴 PIの使い方は、競争領域？
IBISへの組み込み方を標準化した方が、便利かも

入手できない場合 測定する

実測とSimの差 5.78nF 5.25nF 10%
(ウェル容量、電源GND配線間の容量はSimには入っていない)

リコーはLPB適用している 来年実測評価予定

議事録 (2日目③)

・なぜこのボードは安定動作しないのか 第2部
～意外に簡単？チップ電源特性の測り方～
ルネサス…坂田氏

チップ内部の電源網を考慮する必要がある
EMSの不具合事例は、リセットを疑い測定
共振ピークと不具合周波数が一致
パワーデバイスの例
高効率を目指しているデバイスなどは、
スナバ回路など、外で対応して賢く使ってほしい

IBISで良いかの議論は、していない
実測からのモデルをどう反映するかを検討する

容量配置最適化に向けた15nm世代LSI・パッケージ・ボード電源
網解析モデルの構築…金本氏
(DAシンポジウム2017 ～システムとLSIの設計技術～)

電圧・温度を振ったSパラが必要
特定Sim向けに暗号化されたものはある
パワーデバイスは、自己発熱も考慮しないとだめ
上記は温度は外部から与えるもので自己発熱は未考慮

・IEEE標準化について…田中氏

以下、2項目について説明、対応が確認された

- IEEE P1647：PARが提出された。

★SD-TCとしては賛成で投票することが確認された。

- IEEE P1801：更新され、ドラフトが出てきた。

★各社内容を確認すること。

活動写真

