JEITA
LPB モデルベースデザイン・システム設計WG
2019年度Annual　Report

2020.XX.XX

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

モデルベースデザイン・システム設計WG活動　背景（1/2）

LPB フォーマットは、従来は、LSI、Package、Board（プリント基板）の各領域でバラバラだった設計データの記述フォーマットのインターフェースの仕様を標準化するものです。その狙いは、各設計領域の個別設計においては各領域が設計マージンを抱えることによる過マージンを、相互・統合設計的な全体最適の視点でマージンの適正化、最小化を実現することです。これにより、製品の低コスト化と高性能化を実現します。この狙いのもと、2010年より基本コンセプトの議論を開始し、IEEE2401-2019／IEC63055標準としてLPBフォーマットが世に出すことができました。当初の狙いに対しては、大きく前進しています。

LPBフォーマットは、国際規格化されて以来、バージョンアップを経て、改善が図られている一方で、世の中の技術レベルの進歩や設計開発に対するニーズの変化に対応した、LPBフォーマットのさらなる進化発展の方向性を模索していく必要があることも見えてきました。

まず第一に、技術レベルが難しくなり、製品の低コスト化が求められる中で、設計を効率化するための、更なるフロントローディングを実現することが必要です。マージンの適正化のために全体最適を志向するLPBフォーマットが効果を発揮するのは、設計の早い段階、どんな形のものを作るのか作りたいものを決めるような、設計自由度が高い、いわゆる構想設計段階です。しかしながら、構想設計段階では、まだLPBフォーマットで記述するような具体的な設計データがないケースがほとんどです。だからと言って、色々なバリエーションの設計データを作成し、各々特性をシミュレーションするのは、LPBフォーマットを用いてもなお、あまり効率的とは言えません。早い段階で性能の実現性に見通しを立てて設計を進めたいが、設計の上流になればなるほど、LPBフォーマットで記述するような具体的なデータはなく、性能検証（シミュレーション）の精度を上げられないという問題があります。

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

モデルベースデザイン・システム設計WG活動　背景（2/2）

第二に、LSI、Package、Boardの最適化を越えた、システムとの協調設計の実現です。
メカ、システムとの協調は、熱設計などで、従来から重要といわれていました。近年、自動車のECU（Electronic Control Unit）や公共インフラなどに使われる高信頼性を求められる機器においてEMC（Electro-Magnetic Compatibility；電磁環境両立性）の重要性が増しています。LSI、Package、Boardの設計でも見られましたが、協調設計の概念が一般的でない時代には、LSI、Package、Boardの各設計がコンカレントに進むことはなく、時期がずれていました。EMCシミュレーション自体も技術的に難易度が高いですが、設計フェーズが大きくずれている電気設計とメカ設計、システム設計を統合し、フロー化することも非常に難易度が高くなっています。

第三は、技術の高度化に伴って発生する新たな技術検討項目への対応です。LSI、Package、Boardで問題となっているものとして、LSIへの電源供給回路の設計があります。LSIの高速化、高集積化を低消費電力で実現するために、供給電圧が低電圧化しています。それによって、電源電圧の変動マージンが低減されており、電源回路の設計が非常に難しくなってきています。LSIが出来上がってから、DCDC電源回路やLDO回路を選定するようなやり方では、電圧マージンを確保できなかったり、コスト制約に見合うものが出来ないケースがみられ、設計上流から見通しをたてて進めるやり方が必要になってきています。一方で、シミュレーションモデルや解析ツールなどに標準的なものがなく、大まかな精度でも解析を素早く回して性能を比較し、部品の選定を行うような設計上流での検討を行えるような開発環境を構築することが難しい状況になっていると認識しています。

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

LPB formatの将来に向けた課題

1. 更なるフロントローディング

2. システムとの協調設計

3. 新規検討項目への対応

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

モデルベースデザイン/システム設計WG　スコープ

協調設計ツールであるLPB-formatの今後の高度化の方向性を探るために
『協調設計のフロントローディング化』と『システム設計との協調』
について研究を行う

1．フロントローディングTG

・フロントローディング設計フロー確立
・MBD/MBSEの最新技術動調査　業界横展開、人材育成
【活動】システムとして一般的な3相インバータ回路をモチーフとし、EMCをターゲットに、
各設計工程で期待されるアウトプット、それに対し必要な情報を議論した。

2．IEC62433/バウンダリモデルTG

・EMCを課題に、システム ⇔ IC の協調設計の研究
【活動】IEC62433を参考にESD解析を行うターゲットとして、モデル作成を実践し、
モデル作成にあたって相互に共有すべき情報の抽出や設計フローについて議論する

3．IBIS活用TG

・電源系の協調設計をフロントローディング化させるためのIBISモデル高度化
【活動】DCDCコンバータのIBISモデル化を図る。実測、SPICEモデルとの比較をおこないながら、
CISPR25伝導ノイズシミュレーションへ活用できるモデル精度の確保を目指す

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

モデルベースデザイン・システム設計WG　位置づけ



Copyright© JEITA SD-TC All Rights Reserved 2019-2020

フロントローディングTG

構想/詳細設計における協調設計の問題点



詳細設計段階：設計情報具体的　しかし　設計自由度→低　　最適解にならない
構想設計段階：設計自由度→高　しかし　設計情報抽象度→高　摺合せに至らない

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

フロントローディングTG

構想設計段階での摺り合わせを実現したい



・構想設計段階において、『形』を作ってから『性能』 検証を行うアプローチには、効率化の限界があるのではないか

・『性能』Firstのアプローチ（MBD/MBSE）でより効率化できるのではないか

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

IEC62433バウンダリモデルTG

EMCを題材としたIC vs Board(System)協調設計



構想設計からスタートするフロントローディング型かつ
IC、Board(System)の協調設計をEMC（ESD）を題材に検討する

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

モデルベース・システム設計WG　メンバー

フロントローディングTG … 8名

リーダ：東芝

図研	EPSON	村田製作所
図研	東芝	ANSYS
SONY	パナソニック	

IEC 62433/バウンダリモデルTG… 8名

リーダ：コニカミノルタ

EPSON	リコー	客員　弘前大
デンソー	マジレム	
東芝	ANSYS	

IBIS 活用 TG… 8名

リーダ：ルネサス）

デンソー	リコー	客員　弘前大
東芝	ソシオネクスト	
パナソニック	SONY	

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

WG開催実績

	‘19/4	5	6	7	8	9	10	11	12	‘20/1	2	3
SDTC			▼第18回 5/31	▼第19回 7/12			▼第20回 9/27	▼第21回 11/22（関西）		▼第22回 1/24		第23回▼ 3/19
LPB-SC	▼第21回 4/19		▼第22回 6/21			▼第23,24回 9/6,7	▼第25回 10/25		第26回▼ 1/17		第27回▼ 3/6	
MBD &Sys-WG	第X回▼ 5/16	第０回▼ 6/13	▼第１回 6/21			▼第２回 9/6,7	▼第３回 10/25		第４回▼ 1/17		第５回▼ 3/6	
フロントローディングTG	第1回▼ 5/17	第2回▼ 6/13		▼第１回 7/下	▼第3回 8/9	▼合宿 9/6,7	▼第4回 10/11	▼第5回 11/29			▼第6回 2/14	▼第７回 4/10
IEC62433BoundaryModelTG		第1回▼ 6/13	第2回▼ 6/21	▼第3回 7/12	▼第4回 8/9	▼第5回 9/7 ▼第6回 9/27	▼第7回 10/25	▼第8回 11/14	第9回▼ 1/8	▼第10回 1/17	▼第11回 2/14	
IBIS活用TG		第０回▼ 6/13	▼第１回 6/21		▼第2回 8/下	▼第3回 9/6，7	▼第4回 10/25			▼第5回 1/17		第6回▼ 3/6
		合同				集中討議						フォーラム中止

WG：6回　＆　3TG合計23回　　Meeting開催

Copyright© JEITA SD-TC All Rights Reserved 2019-2020

各TG　年間成果サマリ

フロントローディングTG

・三相インバータ回路をモチーフとして、MBDアプローチの中でLPBフォーマット（Cフォーマット）を活用した仮想設計を実施した
・セット（System」）と部品（半導体）各々の開発をVモデルで表し、協調設計フローをVモデル間の結びつきで定義。MBDアプローチの中でCフォーマットを活用し、既存のCフォーマットの課題、エンハンス要望を抽出した

IEC 62433/バウンダリモデルTG

・ESD解析用モデルを規格化（IEC62433）されている手法で、SerdesICを題材に作成し、解析を実施。モデルのより取りによってシステム、半導体ベンダ間の協調設計フローを議論した。
・DPI試験、評価基板、ICのインピーダンス測定を行い、ESD用モデルを作成。ESD解析を精度よく解析するためにはさらなる検討が必要なことが明らかになったが、設計フローとしては、セットとシステムで周波数毎に分担してノイズ耐性向上に向けた目標値を設定できるなど、設計での活用にめどを得た。

IBIS 活用 TG

・DCDCコンバータのIBISモデルを用いた、伝導ノイズ（CISPR25）シミュレーションの精度向上に向けて、誤差要因の特定、改善を目指して検討した。
・シミュレーション波形ではリンギングが大きく見えており、抵抗成分がモデルでは少なく表現されていると想定されたが、明確にどの箇所なのか同定するには至らなかった。
・誤差要因を絞り込む検討は、IBIS　Asian Summit Tokyoで発表（'19/09/07）した。

Copyright© JEITA SD-TC All Rights Reserved 2019-2020