

LPBフォーマット国際標準改訂・ 普及・教育活動について


JEITA 半導体&システム設計技術委員会
大塚育生 (富士通アドバンステクノロジー)
2020.9.11

LPB Forum # 12

IEEE2401-2015改訂

IEEE2401-2015改訂活動

■ 2019/11月7日に改定案が承認されました



IEEE2401-2019公開中

<https://standards.ieee.org/content/ieee-standards/en/standard/2401-2019.html>

The screenshot shows the IEEE Standards website for the IEEE 2401-2019 standard. The page title is "2401-2019 - IEEE Standard Format for LSI-Package-Board Interoperable Design". The page includes a search bar, navigation links for Standards, Products & Services, Technologies & Initiatives, Participate, MAC ADDRESS, and BUY STANDARDS. The main content area features a "Standard" tab and an "Active" tab. Below the title, there are two buttons: "BUY THIS STANDARD" and "ACCESS VIA SUBSCRIPTION". A sidebar on the left lists "Standard Details", "Additional Resources", and "Working Group". The main content area also lists "Working Group Chair" (Yoshinori Fukuba), "Sponsor Committee" (C/DA - Design Automation), "Society" (IEEE Computer Society), and "IEEE Program Manager" (Vanessa Lalitte).

IEEE.org IEEE Xplore Digital Library IEEE Standards IEEE Spectrum More Sites eTools IEEE

IEEE SA STANDARDS ASSOCIATION Search

Standards Products & Services Technologies & Initiatives Participate MAC ADDRESS BUY STANDARDS

Standard Active

2401-2019 - IEEE Standard Format for LSI-Package-Board Interoperable Design

BUY THIS STANDARD ACCESS VIA SUBSCRIPTION

Standard Details

Additional Resources

Working Group

Working Group Chair Yoshinori Fukuba

Sponsor Committee C/DA - Design Automation

Society IEEE Computer Society

IEEE Program Manager Vanessa Lalitte



入手先

https://www.techstreet.com/ieee/standards/ieee-2401-2019?product_id=2078591

IEEE SA STANDARDS STORE

ショップ
カテゴリ別

探す

IEEE規格



IEEE 2401-2019

LSIパッケージボードの相互運用可能な設計のためのIEEE標準フォーマット

IEEEによる標準、2020年1月27日

[すべての製品の詳細を表示](#)

言語: 英語

利用可能なフォーマット

オプション

可用性

価格 (米ドル)

PDF



即時ダウンロード

\$ 194.00

メンバーは\$ 155.00を支払う

印刷版



1~2営業日で発送

\$ 242.00

メンバーは\$ 194.00を支払う

印刷版+ PDF

即時ダウンロード

\$ 291.00

中身はこんな感じ

The reference point of the padstack is at local origin (0, 0). The scope of the padstack definitions is limited to the file in which it is declared. The content of the <padstack_def> element consists of one or more <ref_shape> element and zero or more <extensions> elements.

6.4.5.3.2 Attribute definition

The attribute of the <padstack> element is defined as follows.

id

This attribute specifies the unique identifier that is used to reference the padstack from other attributes and elements.

6.4.5.4 Element contents

The <padstack> element can contain the following elements:

```
<ref_shape>
<extensions>
```

6.4.5.4.1 The <ref_shape> element

6.4.5.4.1.1 General

The <ref_shape> element references the shape that constructs a padstack.

```
<ref_shape
  shape_id="identifier of referenced shape"
  [type="shape_type"]
  [x="x coordinate" y="y coordinate"]
  [angle="rotation_angle"]
  [layer="shape placed layer"]
  [pad_layer="pad_placed_layer"]
/>
```

The referenced shape shall be defined at the <shape> element in the same file.

6.4.5.4.1.2 Attribute definitions

The attributes of the <ref_shape> element are defined as follows.

shape_id


This attribute specifies the identifier of the predefined shape that is defined at the <shape> element. The referenced shape shall be defined at the <shape> element in the same file.

type

This attribute specifies how the shape is used. Figure 16 shows an example when the shape is used for via structure. The value shall be one of the followings:

Antipad
NonConnection
Land
Drill
Hole
SolderMask
Resist

used as a shape of clearance, or antipad
used as a shape of the nonconnection land
used as a shape of the normal land
used as a shape of the drill; the outside diameter
used as a shape of the hole; the inside diameter of the via
used as a shape of the solder mask.
used as a shape of solder resist.




Reprinted with permission from

Figure 16 —Example of via structure

5つの種別で構成

フォーマット種別		概要	フォーマット書式
(1)プロジェクト管理	M-Format	LPB全体のファイル管理	XML（独自）
(2)ネットリスト	N-Format	ネット接続記述	Verilog-HDL（既存）※電源・GNDはコメントで注記
(3)コンポーネント	C-Format	部品・制約・端子情報	XML（独自）
(4)デザインルール	R-Format	設計ルール・材料特性情報	XML（独自）
(5)ジオメトリ	G-Format	解析用形状データ	XFL Ver.1.0（アパッチ殿からドネーション頂いている）
(6)用語集			



概説



http://jeita-sdtdc.com/2020/05/1_what_is_lpbformat/

改訂の要点

各種モデル対応（外部参照）・・・ C-Format

IBIS7.0

S-para(touchstone)対応

熱モデル（Delphy, 2Resistor, JTAM)

3Dモデル（STEP,SAT,IGES)

3D(2.5D) 配置

・・・ C-Format


P&Rガイドライン(module内制約)

・・・ C-Format

データの管理機能（関連性・履歴）・・・ M-Format

$$\begin{bmatrix} x' \\ y' \\ z' \\ 1 \end{bmatrix} = M \begin{bmatrix} x \\ y \\ z \\ 1 \end{bmatrix}$$

次ページに外部参照の例を示します





8.2.12.0.4.1 General

This element is used to specify the objects in the STEP file whose coordinate systems are transformed by affine transformation. The coordinate system of objects placed on the lower hierarchy specified object are also transformed by the same affine transformation matrix. Normally, this attribute specifies the object name in the referenced STEP file. If the object is not specified, all objects in the referenced STEP file are transformed by same Affine Spatial Transformation Matrix.

```
<step:ref_product
  name="object name in STEP file"
  [extensions] element]...
/step:ref_product
```


3Dモデルをラップ (C-Format)

STEP



```
<reference xmlns:step="http://www.jeita.or.jp/LPB/step"
```

```
format="STEP" 3Dデータ本体は外部のSTEP形式等ファイルを参照
reffile="DDR3-example.step" >
```

<affine transformation

```
a11="1.0" a12="0.0" a13="0.0" a14="0.0"
a21="0.0" a22="1.0" a23="0.0" a24="0.0"
a31="0.0" a32="0.0" a33="1.0" a34="0.3"
```

/ >

```
<material name="epoxyresin" ref_rule_name="PackageRule">
```

```
<step:ref_product name="MOLD">
```


</material>

```
<material name="sillicon" ref_rule_name="PackageRule">
```

```
<step:ref_product name="DIE">
```

</material>

モジュール内に 3D座標変換して配置



2015との差分、全体を俯瞰、日本語。

2020/3/6

JEITA-LPB CFORMAT			
<header>			
<extensions/>		0...	
</header>			
<global>			
<unit>			1
<distance>		0...1	
<angle>		0...1	
<area>		0...1	
<time>		0...1	
<resistance>		0...1	
<capacitance>		0...1	
<resistivity>		0...1	
<temperature>		0...1	
<voltage>		0...1	
<power>		0...1	
<inductance>		0...1	
<frequency>		0...1	
<impedance>		0...1	
<thermal conductivity>		0...1	
<specific heat capacity>		0...1	
<density>		0...1	
</unit>			
<shape>			0...1
<rectangle>		0...	
<circle>		0...	
<polygon>		0...	
<extensions/>		0...	
</shape>			
<padstack def>			0...1
<padstack>			1...
<ref_shape>		1...	
<extensions/>		0...	
</padstack>			
<extensions/>		0...	
</padstack def>			
<extensions/>			0...
</global>			
<module>			
<size code/>			0...1
<socket>			0...
<default>			0...1
<port_shape>		0...1	
<ball_shape>		0...1	
<extensions/>		0...	
</default>			
<port>			1...


Version3.3での追加仕様

<pre> <module name="機能ブロック名" type="機能ブロック属性" shape_id="参照shape識別番号" x="x座標" y="y座標" angle="回転角度" thickness="厚み" ref_rule_name="参照デザインルール名" > </size_code metric="サイズコード" imperial="サイズコード" > </socket name="ソケット名" > </pre>	<p>N/A string 上記属性は、ここで定義した機能ブロック名で、この機能ブロックを参照する。 機能ブロックの属性、LS/PKG/PWB等のキーワードで属性を区別する</p> <p>N/A string 機能ブロックの外郭形状。参照shapeの原点と機能ブロックの原点を一致させる。 機能ブロックのshapeの配置座標を指定する。shapeの原点を、ここで指定した座標に配置する。省略時は(0, 0)に配置する。</p> <p>double shape of module placement point of shape origin (x,y) (0,0) port Specifies the placement point of shape. The origin of the shape should be placed at this point.</p> <p>double 回転角度。機能ブロックの原点を中心とした反時計回りの回転角度。</p> <p>double thickness 機能ブロックの厚み。 厚みにはボールやパッドの厚みを含まない。</p> <p>N/A string デザインルール名を指定する。R-Formatの「Physicaldesign」で定義されているnameを参照する。</p> <p>N/A string モジュールのサイズコード。SMD実装部品に使用する。 N/A string JEDECやJEITAのピンコードのサイズコード。 N/A string JEITAやJEITAのピンコードのサイズコード。</p>	<p>The <module> element encapsulates the geometry information, design constraints, I/O interface, and electrical model of a module.</p> <p>Defines the module name</p> <p>Specifies the module type:</p> <ul style="list-style-type: none"> LS --- large scale integration PKG --- package PWB --- printed wiring board or printed circuit board C --- capacitor R --- resistor L --- inductor OTHER --- other type <p>Specifies the identification number of predefined shape.</p> <p>Specifies the placement point of the shape. The origin of the shape should be placed at this point. If it is not specified, the shape will be placed at the origin. (0,0)</p> <p>Specifies the angle of the counterclockwise rotation with respect to the local origin.</p> <p>Specifies thickness of module.</p> <p>Specifies the design rule name. The design rule is defined by «Physicaldesign» element in R-Format.</p> <p>Specifies size code of passive part. Size code in metric system like JEDEC code Size code in imperial system like EIA code.</p> <pre> </global> <shape <circle id="B500" width="1200" height="1200" </shape> <padstack id="BQABALL" type="BALLPAD"> <ref shape shape_id="B500" x="0" y="0" /> </padstack> </padstackdef> </global> <module name="BGA" type="PKG" shape_id="PFBGABODY" x="0" y="0" thickness="540" <socket name="BGAIO" /> </default> <port shape padstack_id="BQABALL" /> </default> <port id="A1" x="1100" y="1100" /> <port id="A2" x="1000" y="1100" /> </socket> </module> </pre>
<pre> 0~1 </socket name="ソケット名" > </pre>	<p>N/A string 上記属性との接続口(ソケット)を定義する。ソケットは複数の入出力端子の集合である。 一つの機能ブロックに複数のソケットを定義することもできる。個々のソケットは、真下に示したインスタンス名で識別する。</p> <p>N/A string socketの名前(ソケット名)。ここで定義したソケット名でソケットを参照する。</p>	<p>Socket section defines the input/output ports of this module. A module can have multiple sockets. A socket is identified by a socket name.</p> <p>Defines the instance name of sockets. The name should be unique.</p>

Update箇所は赤

普及状況

部品各社

対象	メーカー	普及状況
ディスクリート (受動部品)	(株)村田製作所	MLCC、インダクタンスのLPB Cフォーマットを自社サイトにて 公開中 (Global) 
	太陽誘電(株)	MLCCおよびインダクタのLPB Cフォーマット公開に向け、現在、前向きに検討中
	TDK(株)	現在、前向きに検討中
	リバーエレテック(株)	水晶デバイスのLPB Cフォーマットを自社サイトにて 公開中 
	セイコーエプソン(株)	水晶デバイスのLPB Cフォーマット 公開中
ディスクリート (能動部品)	東芝デバイス&ストレージ(株)	<ul style="list-style-type: none"> ・FETのCフォーマット公開に向け、 公開準備中 ・電源回路基板などリファレンスデザインのGフォーマットを自社サイトにて 公開中
カスタムSoC		・特定顧客にLPBフォーマット 提供中
	(株)ソシオネクスト	・特定顧客にLPBフォーマット 提供中
	(株)リコー	・特定顧客にLPBフォーマット 提供中

部品Lib公開中（村田製作所様）

<https://www.murata.com/ja-jp/tool/c-format/mlcc>

積層セラミックコンデンサ - LPB C-Format

ホーム > 設計支援ツール > 積層セラミックコンデンサ - LPB C-Format

積層セラミックコンデンサ - LPB C-Format

LSI-Package-Board相互設計で利用できる積層セラミックコンデンサのC-Formatデータをご提供しております。このデータには、SPICEモデル、Sパラメータと部品の形状寸法を記述したxmlファイルを同梱しています。

当データのダウンロードを希望される方は、下記の制約事項をよくお読みの上、同意される場合に限り、ダウンロードいただけます。当データをダウンロードした場合には、下記事項に拘束されることに同意したものとみなされます。

当データの使用に際しての制約事項

- 当データは、電子・電気回路シミュレータ上で当社製品における特性の確認、および電気的シミュレーションをする目的で使用になります。それ以外の目的での使用は禁止します。
- 当社は、当データに関し、明示又は黙示を問わず一切の保証を致しません。特に、商品性、特定の目的に対する適合性及び第三者の権利を侵害しない旨の保証は、一切行ないません。当データの使用及びその結果に起因若しくは関連して、万が一ユーザーに損害若しくは第三者との紛争が生じ、又は第三者から損害の請求がなされたとしても、その原因、種類を問わず当社は一切責任を負いません。

※備考
- 当データはIEC 63055/IEEE 2401に準拠した積層セラミックコンデンサのC-Formatのデータです。
- 同梱されているSPICEモデル、Sパラメータは温度が20℃または25℃で、DCバイアスがなない微小高周波信号で動作する時の代表値です。この条件から外れると適切な結果が得られない場合があります。ご注意ください。
- 当データには生産を終了している製品が含まれる場合があります。最新の生産状況については当社へお問い合わせください。

Multilayer Ceramic Capacitors - LPB C-Format

Home > Design Tools > Multilayer Ceramic Capacitors - LPB C-Format

Multilayer Ceramic Capacitors - LPB C-Format

of multilayer multilayer ceramic capacitors (MLCC), and xml files describing the shape dimensions of Package-Board Co-design.

WING RESTRICTIONS BEFORE USING DATA ABOUT ICTIONS, PLEASE DO NOT USE THE DATA. USE OF ANY COMPLETE AND UNCONDITIONAL ACCEPTANCE OF V.

ATA pose other than the confirmation of characteristics of the sing electronic circuit simulator.

is without warranty of any kind, either express or implied, varranties of merchantability, fitness for a particular arty rights.

ata") shall not be liable for any damages, including but not other incidental or consequential damages, arising out of

Design Support Tool and Applicable Product Lists

Summarized list of the supported products for each software and data is available.

See details

Capacitor Search

Inductor Search

Design Support Data

お問い合わせ

設計支援ツール

Remarks :
-The DATA is C-Format data of multilayer ceramic capacitors conforming to IEC 63055/IEEE 2401
-The download file (zip file) include C-Format data, SPICE models and S-parameters. SPICE models and S-parameters are based on the measurement values (high-frequency small signal operation, zero DC bias voltage, at 20 or 25 degree celsius). Therefore, please note that under any other conditions above, you may not have adequate results.

LPB3

Copyright© JEITA SD-TC All Rights Reserved 2020

Page13

部品Lib公開中（リバーエレテック様）

<http://www.river-ele.co.jp/ja/products/support/>



The screenshot shows a web browser window with the URL <http://www.river-ele.co.jp/ja/products/support/>. The page header includes the River Ele Tech logo and navigation links. The main content area is titled "LPB C-Formatダウンロード" (LPB C-Format Download). Below the title, there is a green dashed box containing the following text:

LPB C-Format

LPBフォーマットは、半導体、パッケージ、プリント基板などの設計において必要となる情報や設計結果を流通させるための国際標準規格です。
こちらではIEC 63055/IEEE 2401-2015に準拠した水晶振動子のC-Formatのデータ（xmlファイル）をダウンロードできます。
SPICEモデル（modファイル）は、周波数毎に異なりますので弊社営業までお問い合わせください。

Below the text, there is a large QR code. To the left of the QR code, there are three download links, each with a green download icon and a file size:

- FCX-07L_LPB C-Format (1 file(s), 0.66 KB)
- FCX-08_LPB C-Format (1 file(s), 0.67 KB)
- TFX-04_LPB C-Format (1 file(s), 0.63 KB)

To the right of the QR code, there are three blue "DOWNLOAD" buttons corresponding to the links.

海外にも発信

DesignCon 2020 IBIS Summit

January 31, 2020
Santa Clara, CA



Agenda

REFRESHMENTS AND SIGN IN

OFFICIAL OPENING

- Welcome to Summit
- Introductions

IBIS Chair's Report

Randy Wolff (Micron Technology, USA)

IBIS-ATM Task Group Report

Arpad Muranyi (Mentor, a Siemens Business, USA)

IEEE 2401-2019 Publication with Supporting IBIS Version 7.0

Kazunari Koga (Zuken (for JEITA), Japan)

BREAK AND REFRESHMENTS

DDR Simulation with IBIS-AMI

EDA各社



既にIEEE2401-2019への対応を実施した会社も。

先行導入した企業様の声

“目的別の解説書がほしい”

- 文法チェッカーがほしい

- ライブラリを作ってみた。でも記述が正しいか、どうやって確認する？

- 物理的形状と電気モデルをラップする方法だけ知りたい

- シミュレーション用の受動部品モデルライブラリを記述する方法は、どこを見ればわかるの？

...

教育企画

教育コースの構成

専門度



公開中の講座

チュートリアル

- | | | | |
|---|---|-----|--------------|
| 1 | ✓ | 第1回 | LPBフォーマットとは |
| | ✓ | 第2回 | XMLの概要 |
| 2 | ✓ | 第3回 | チップコンデンサ（前編） |
| | ✓ | 第4回 | チップコンデンサ（後編） |
| 3 | ✓ | 第5回 | 水晶振動子 |

今後の予定

- 第6回 MOSFET
- 第7回 BGA（DDR第1回）
- 第8回 BGA（DDR第2回）
- 第9回 BGA（DDR第3回）

...

**JEITA** 半導体&システム設計技術委員会

[ENGLISH](#) [日本語](#)

[ホーム](#) [お知らせ](#) [委員会活動](#) ▼

 チュートリアル



第5回 水晶振動子

今回はリバーエレテックの水晶振動子（FCX-07L）を例にしてC-Form振動子は4つの端子を持っています。このうち2つの端子だけが内部のています。シミュレーションモデルと接続しない端子が存在するため

[...を続けて読む»](#)

📅 2020-07-13 👤 Aoki 📁 チュートリアル

次期バージョンに向けて

スケジュール

改訂には4～5年かかる

出版2025

IEEE本文編纂
約2年

内部仕様書
(4.x)
約1年

アイテム検討
約2年

↑ いまここ。アイテム募集中

新アイテム候補

- システムレベルシミュレーションを行う時のブロック関係図を持ちたい
 - 回路図を記述できる簡易フォーマット
- 基板材料、層構成を検討するとき、コストも考慮したい
 - Rフォーマットの拡張
- 品質要件、信頼性の情報を入れたい（サプライチェーンを意識）
 - Cフォーマットの拡張
- 応力シミュレーションへの対応

皆様からのご意見/ご要望をお待ちしています





Semiconductor & System Design Technical Committee