


2. Signal IntegrityとPower Integrityの検討を フロントローディングするための要件を考察する

JEITA半導体
フロントローディングメンバ
リコー 中根

電子機器の開発に向けたJEITA目標

- 開発後期で発生する手戻りの低減
- LSI、Package、Boardを俯瞰しQCDの最適化
 - JEITAが考える**あるべき姿**を提案
 - = フロントローディング設計

JEITAが考えるあるべき姿



精度の高い設計情報を早期に入手することで手戻りコスト(リスク)を低減したい
具体的には、**全体設計のフェーズ**で設計情報の精度を上げて手戻りを予防する

具体的なシステムを想定しフロントローディング化検討

ご参加いただいた企業さま

キヤノン、コニカミノルタ、リコー、東芝、シーメンスEDAジャパン(順不同)


System Architecture V-model development

System of Systems
紙を扱う業務

System
電子データを紙に印刷できる装置
紙資料を複製できる装置

Element
装置を構成するユニット

Component & Implementation
構成部品とその実装



当然、想定されるシステムは**プリンター開発**

電子機器の開発に着目

System Architecture V-model development

System of Systems

紙を扱う業務

System

電子データを紙に印刷できる装置


紙資料を複製できる装置

Element

装置を構成するユニット

Component & Implementation

構成部品とその実装



電子機器開発

LSI、Package開発を伴うBoard開発システムに対して現状の開発フローを分析しJEITAの考える**あるべき姿**の探求を行った

LSI、Package開発を伴うBoard開発システム

イメージを付き易くするための条件



1. 高速I/Fターゲット

1. オンボードのDDR4を想定

2. 高速I/Fの達成要件(DDR4のデータ読み書きができること)

1. 波形品質が担保されていること

2. 電源品質が担保されていること

3. 下記のニーズを満足する必要がある


1. 手戻りが発生しないこと

2. コスト最適化

波形品質が担保されていること

概要(SI)


※PowerAware-SIは、PI相当の設計が必要



CAEなど





波形品質を担保する人



電源品質が担保されていること

概要(PI)



電源品質を担保する人



SIとPIのフロントローディング化の検討結果

波形品質の担保について

結果: 全体設計の段階で仮モデルが入手できるため

手戻りを予防できている

考察: フロントローディング設計できている

電源品質の担保について

結果: 要素設計が終わらないとモデルが入手できないため

手戻りの予防ができていない

考察: フロントローディング設計が必要

電源品質に関する不具合例

- ・オンチップ容量不足でLSIの改版
- ・LSIの電源検討不足でBOARDからの電源供給の難易度が増加
 - ・BOARDの層数を増やす
 - ・受動部品(容量)の数を増やす

手戻り

工数: 大、コスト: 大

工数: 小、コスト: 大

工数: 小、コスト: 小

電源品質起因の不具合を予防するためには**PIのフロントローディング化が必要**

フロントローディング化の要件検討

PIのフロントローディング化が必要であることがわかった

でも...



- ・フロントローディング化の要件をどう決める？
- ・そもそも、今の開発手法が正しいの？
 - ・人・部署に依存している？
 - ・組織・会社の壁がある？
 - ・何かバイアスがかかっている？
- ・PI同様に本来の要求に合っていないモノは？

複雑な開発フローの正当性がわかる良い方法はないか？

3. MBSEへの期待へ、、とその前に

ここまでのSI、PI協調設計について議論したい

今回は、SI/PI協調設計フローを

- ✓ プリンター開発のシステムを想定
- ✓ セット視点

他の業界、LSI、Package視点のご意見を頂きたい