


1. 事業目的

電子デバイスを用いるシステムの複雑化、高信頼化や開発コスト削減、開発期間短縮のため、シミュレーション技術を活用する仮想設計の実用化が推進されています。仮想設計では目的に応じたシミュレーション・モデルが必要になりますが、現状、必ずしも目的に応じた信頼性の高いモデルがタイムリーに入手できる状態にはなっていないという課題があります。

デバイスモデル DX 推進 SC サブコミティでは、電子デバイスモデルの流通に関するこれらの課題を技術的側面、流通的側面から分析・検討し、解決策を規格・ガイドライン等の策定や DX・AI 技術等を活用することにより円滑なモデル流通を実現する事を目指します。



2. サブコミティの構成

デバイスモデル DX 推進サブコミティの構成を以下に示します。上記活動を行うワークグループ (WG) を設置し、その配下で事業内容ごとにタスクグループ (TG) を設けて成果物を作成しています。



3. 事業内容

(1) モデル要件定義

シミュレーション目的に応じた電子デバイスモデルの要件(モデルの用途・機能特性・前提条件等)を定義する。

・シミュレーションのニーズが高い分野の代表的なモチーフ(製品、セット、システム、アプリケーション等)を選定し、使用する電子デバイスモデルを作成または調達する。

・選定したモチーフのシミュレーションに必要なモデルの要件を定義し、実証実験等を通して改善改良する。

・モチーフ対象を拡大して上記を継続的に実施し、要件定義を拡張充実させる。

(2) 実証実験・妥当性検証

電子デバイスモデルの要件定義の妥当性を検証する。

・選定したモチーフを要件定義に従ったモデルでシミュレーションし、要件定義の実用性を検証する。

・必要に応じて要件定義の改善改良を提案する。

・シミュレーション上の課題を抽出し、解決する手法を確立し、ガイドライン・技術レポートを作成する。

(3) 規格標準化

電子デバイスモデルの要件をモデルアプリケーションノート作成規格として JEITA、IEC 標準化する。

・モデルアプリケーションノートの XML 化を検討する。

・要件定義の拡張充実及び流通時の課題解決に応じて継続的に規格を見直し更新する。

(4) 流通

電子デバイスモデルとモデルアプリケーションノートを円滑に流通する仕組みを構築する。

・既存の半導体・電子部品の流通の仕組みを調査する

・既存流通のタイプ別にモデルと要件定義の流通計画を立案する

・流通実験、実行し、課題解決、改善のサイクルを回す

(5) 認証

モデルアプリケーションノートが JEITA 規格に準拠していることを認証する仕組みを構築する。

・他分野の既存認証機関や仕組みを調査し、恒常的な認証が可能となるよう構築運営計画を立案する。

・認証実験、実行し、課題解決、改善のサイクルを回す。

(6) PR

活動PR し、賛同企業を増やし、モデル流通を促進する。

・フォーラム、セミナー等を開催することにより SC の活動成果を広くアピールする。

・SC 活動状況の発信と仲間づくり、および JEITA 内外の組織・機関との連携・協調を推進する。

・国プロ等に参画する企業を支援するため、SC 活動・施策をアピールする。

4. 募集対象


シミュレーション・モデルの使用者(セット開発)、提供側(半導体ベンダなど)、モデル仕様環境開発(EDA ツール)、モデル流通関係社など、幅広い分野からの参加を募集します。

1. 事業目的

プリント基板の構成要素である LPB (LSI、Package、Board) の開発において、設計の自由度が高い構想設計段階でのフロントローディング設計は、電子機器 (システム) 開発の成功を左右する重要なプロセスです。システムからの要求事項を満足しつつ、QCD (品質、コスト、納期) を最大化するという補完的な二つの視点で実行することが重要です。

このようなフロントローディング設計を実現するためには、システムから電子部品まで、必要とする設計情報にアクセスできることが不可欠であり、半導体システムソリューション技術委員会では、設計情報の流通性の高い設計エコシステムの構築を目指しています。



システム開発のVモデル



当委員会では、どの様に作成された、どんな設計情報なのかを明らかにするだけでなく、誰から、なぜ必要なのか、どのようなタイミングでなど、設計情報の“5W1H”を明らかにすることが、設計エコシステム全体で情報流通を促すために必要であると考え、以下のような取り組みを行っている。


- ・ MBSE (Model Base Systems Engineering) 手法を用いた情報流通の可視化および分析
- ・ データフォーマットおよびモデルの標準化
- ・ 設計エコシステムを構成する業界全体に向けた情報発信・広報活動

情報の5W1Hの明確化 MBSEによる構想設計フロー分析



2. 半導体&システム開発サブコミティの構成

3つのワークグループ (WG) を設置し、その傘下で事業内容ごとにタスクグループ (TG) を設けて成果物を作成しています。



2.1 半導体設計標準 WG (SDS-WG)

標準化提案の標準化団体への提出と発行までの推進
海外標準化団体 (IEC, IEEE-SA, 他) への参加や連携
IEEE P2401WG に議長・国際幹事を派遣・運営
P1800WG への審議参加
設計言語やシステム連動設計言語の動向把握、半導体設計標準カンファレンス DVCon Japan 企画運営

2.2 LPB 相互設計・認証 WG (LPB-WG)

設計インフラ (設計環境・ライブラリ) 整備
解決事例、ガイドライン、デザインキット展開
IEC 63055/IEEE 2401 LPB フォーマット改良提案
LPB 相互設計の普及 (イベント、メルマガ、HP、展示、ワークショップ、フォーラムの運営)

2.3 システム開発フロントローディング WG (SFL-WG)

開発におけるフロントローディング手法構築
MBSE/MBD 手法を実践しコンセプトを提案
モデルによる機器設計と半導体設計の境界領域での相互調和 (IEC 62433/シリーズや IBIS 等の利用技術)
EMC を考慮した設計方法を伝送路・電源回路において IC のモデリングに着目して考察

3. 募集対象

半導体、受動部品、コネクタ、ハーネス、機器開発 (セット)、設計・開発受託 (基板設計・OSAT・EMS)、エンジニアリングサービス・コンサルタント、EDA ソフトウェア

詳細情報 [JEITA 半導体&システム設計技術委員会 \(jeita-sdtc.com\)](http://jeita-sdtc.com)


1. 事業目的

電子機器の設計において、搭載 LSI の高速化・高機能化・機器の小型化等により難度が増え、EMC 設計の重要度が増加しています。車載や FA 機器の自動化が進むにつれて、製品の EMC 性能の確保は最重要な課題となる中で、半導体レベルの EMC 特性を、製品レベルの EMC 性能担保のためのデータとして、活用する動きが加速しています。

半導体 EMC サブコミティは、半導体 EMC 規格標準化団体である IEC の日本のナショナルコミティから委託され、半導体 EMC 技術の妥当性の議論と検証を行い、IEC での規格審議に対して、国内意見を反映させるとともに、他の団体との連携を通して、半導体 EMC 技術が正しく理解され活用されることを目的として活動しています。

2. 委員会構成

半導体 EMC-SC では、以下に挙げる事業内容に即して 4 つの WG で活動しています。



3. 事業内容


IEC 国際規格審議対応（規格審議 WG）

IEC SC47A WG2（半導体シミュレーションモデリング）とWG9（測定法）で審議が行われる規格に対し、その規格の必要性や実現性等を考慮し、日本ナショナルコミティとして、国内意見のコメント集約および審議投票を国内委員会へ答申します。また、年2回のIEC会議へエキスパートを派遣し、積極的に規格審議に参加し、日本意見を反映させています。本年度は、車載トランシーバ EMC 評価規格（CXPI 及び Ethernet）、及び半導体 EMC 評価規格（エミッション/イミュニティの General）のプロジェクトリーダーとして規格化取り纏めを行います。

近年欧州では、車載分野からの要求を元に、半導体と機器 EMC との関連性の検証を行い、半導体 EMC 測定結果の活用が進んでいます。このため、測定周波数帯域の拡張提案及び半導体-システム間の相関検証が進んでおり、これらに基づく規格化動向と技術的背景をいち早く収集し、対応案の検討を行います。

EMC 測定規格妥当性検証(実証実験 WG)

システム要求から、半導体 EMC での試験周波数の 1GHz 以上の拡張に対する要求が高まっています。これに試験課題（試験基板影響や試験の妥当性）を抽出し、実測とシミュレーション両面からの検討・検証を行います。半導体レベルの EMC 試験を正しく実施するためのガイドライン化を進め、オープンな実証実験結果で見える化を図ります。



半導体 EMC 測定の活用手法検討(半導体 EMC 性能等価性評価法 WG)

半導体製品の PCN（製品変更通知）時の、半導体 EMC 試験結果の差分評価の改訂版を 2024 年に発行し、(JEITA 規格 ED-5008A 半導体 EMC 性能等価性評価法)、改定に合わせた事例拡張を行います。

また本規格改訂に合わせて、本規格が参照されている日本自動車技術会規格（JASO D019 自動車用半導体 EMC 性能等価性試験方）の改訂審議が始まり、関連団体との連携審議に参画し、規格の適切な活用を進めていきます。

EMC 測定結果やモデルの活用と流通の促進のために、データフォーマットの標準化を進めます。

半導体 EMC 啓発（広報 WG）

半導体 EMC-SC で行っている各 WG の活動内容を発信することにより、半導体 EMC 設計・評価・シミュレーション技術の啓発を図ります。

本年度も Web サイト (<http://emc.jeita-sdte.com/>) 以下の QR コード) の更新により最新の状況を提供するとともに、2015 年より継続している半導体 EMC セミナーを開催し、半導体・セットレベルの EMC 規格動向と製品からみた半導体 EMC への要求についての情報を提供します。



4. 募集対象

半導体ベンダ・機器メーカー・評価機関・評価設備メーカーなどの EMC 関係者、シミュレーションモデル作成・解析ソフトウェアベンダなど、他業種との情報交換を検討されている方々や、半導体 EMC に対する各国の対応や要求動向の情報入手が必要な方々の参加を募集します。


2025 年度 JEITA 半導体システムソリューション技術委員会 半導体構造設計技術サブコミティ委員募集

1. 背景

半導体は社会全体の発展を支える扇の要(かなめ)であり、更に半導体の微細化を支えているのは、三次元実装に代表される構造設計であると言っても過言ではない。

半導体の重要性

- 半導体は、5G・ビッグデータ・AI・IoT・自動運転・ロボティクス・スマートシティ・DX等のデジタル社会を支える重要基盤であり、安全保障にも直結する死活的に重要な戦略技術。



2. 事業目的

半導体構造設計技術サブコミティでは、


- 2050年のカーボンニュートラル/Beyond 5G/デジタル基盤強化等の政府の施策に沿い、
- 産官学を問わず国内他機関とよく連携し、
- より付加価値の高い、幅広い領域での標準化技術活動を推進し、
- アジアにおける日本のリーダーシップ強化を図るとともに、
- 会員企業の収益向上につながる有用な標準と技術情報を提供する

ことを方針とし、活動をすすめる。

3. サブコミティの構成と事業内容

3.1 構成

半導体構造設計技術サブコミティの構成と各WGの活動内容を説明する。



3.2 サブコミティ各部の役割と事業内容

半導体構造設計技術サブコミティ

- 半導体構造設計技術事業方針の決定。
- 関連業界団体との戦略的連携
- 会員募集、サブコミティ運営予算の承認
- 配下WGの統括・運営
- WG/SC で提案された戦略・審議案件や規格案の承認
- 活動成果を上位委員会及びステークホルダーに展開

熱設計技術ワーキンググループ

- 集積回路、個別半導体の熱設計、熱特性に関する規格の開発、情報共有。
- 熱解析モデルの開発、規格化
- 熱伝導率の正確な測定法の規格化
- メンバ向け交流会、勉強会の開催

半導体包装ワーキンググループ

- 半導体包装材の標準化・規格化
- 電子部品部会と連携して、IEC/TC40での、包装材の国際標準化、他国提案の審議。

パワー半導体パッケージワーキンググループ

- パワー半導体モジュールの熱設計指針検討
- パワー半導体モジュールの外形設計指針検討

パッケージ外観基準ワーキンググループ

- パッケージ外観基準の検討(BGA等)
- QFPパッケージ図面幾何公差ガイドライン検討

先端半導体パッケージング技術ワーキンググループ

- 先端半導体パッケージング技術の方向性検討
- 先端半導体パッケージングの情報共有

メモリシステムワーキンググループ

- メモリシステム評価・設計指針検討
- JEDEC規格のレビューと意見出し

3D半導体/モジュールワーキンググループ

- TSVによるベアチップ三次元実装評価法検討
- その他、ベアチップ三次元実装情報共有化

4. 募集対象：


- 半導体サプライヤ
- 電子部品(受動部品、コネクタ等)サプライヤ
- 機器開発(セット)実装関係者
- 設計・開発・製造受託(基板設計・OSAT・EMS)関係者
- エンジニアリングサービス・コンサルタント:
- EDA ソフトウェアベンダー
- 試験機関
- 半導体三次元実装材料・素材サプライヤ

5. 会員特典

- 成果物は、逐次、会員に共有。
- 海外会議への渡航費補助(全額)。
- オンラインサーバへのアクセス権。
- 有益な書籍(市販品)の配布。
- 市場調査レポート・ロードマップ等閲覧権。

1. 背景・課題

ムーアの法則が限界を迎えつつある中で、データセンタに代表されるように集積回路の処理能力向上は引き続き求められ続けており、AI 技術の普及がこれをさらに助長しています。デジタルシステムの高集積・高性能化に向けてマルチチップによるアプローチが注目され、個別機能チップを「チップレット」と称して流通する取り組みが進められています。一方で、ミックスドシグナル集積ではアナログとロジックの微細化が異なるため、複数の単機能チップを組み合わせたヘテロジニアスインテグレーションが現実的な解決策として考えられます。日本が強みを持つセンシング、パワー半導体、アナログ技術を生かす場面でもヘテロジニアスインテグレーションが有利であり、その技術の探求が必要です。このインテグレーションにおいて、チップレットは重要であり、複数チップを有する構造の製造に必要な装置や材料は日本の得意分野であるため、ビジネスチャンスが広がっています。JEITAはこの分野の実現を目指し、マルチチップインテグレーション調査タスクグループを設置し、関連技術の調査を進めています。加えて、ハードウェアセキュリティに関する課題も顕在化しております。チップレットに関する標準化においては、日本が有利になるようなイニシアチブを持つことが重要です。したがって、これらの事由に対して日本は戦略的に対応するために、JEITAの活動を定常化させて業界全体の戦略を一体化することが求められています。



3. 事業計画案

3.1 ヘテロジニアスインテグレーションタスクグループ (HI-TG)


半導体大規模集積システム (VLSI) において、個別機能を集積化する手段としてチップレット技術が注目を浴びています。この技術は米国を中心に議論が進み、従来の主流である System-on-Chip 方式と異なり、個別の IP 群をそれぞれ別チップとして提供し、先進的なパッケージング技術を用いて集積化します。これにより、異種機能の集積 (Heterogeneous integration) が進展しており、IEEE は Heterogeneous Integration Roadmap (HIR) を発行し、カンファレンスでは Chiplet Summit が毎年開催されています。また、標準化に向けた動きもあり、チップ間通信を規定する UCIe のような回路技術や構造、製造面での標準化のアプローチが進められています。当会はこれらを調査し会員で共有し、標準化アイテムを探求します。

活動計画案

- ・ 標準化や業界活動の動向調査を行い標準化の検討を行う
- ・ 業界団体との情報交換会 (ASRA、SEAJ)
- ・ 情報共有のための勉強会
- ・ ガイドラインの検討

3.2 ハードウェアセキュリティ検討タスクグループ (HWS-TG)

ハードウェアセキュリティはシステムレベルで構成されています。複数のチップレットでシステムを構成する場合には単一もしくは複数のパッケージ・モジュールでセキュリティを実現する必要があり、ハードウェアセキュリティモジュール (HSM) やルートオブトラスト (RoT) 等の導入について検討が求められます。IEC/TC47/SC47A (集積回路の標準化委員会にて「半導体チップレットおよびこれに搭載する HSM の標準化」が韓国より発議され国際標準化が始まる見込みです。日本において対応する委員会を発足させる必要があります。



2. ワーキンググループ設立提案

- ・ チップレットソリューションワーキンググループ (WG) を新設する。
- ・ 傘下にヘテロジニアスインテグレーションタスクグループ (HI-TG)、ハードウェアセキュリティ検討タスクグループ (HWS-TG) を設置する。会員はこれらのどちらか、あるいは両方に所属する。

当会ではこれら事由に対し、下記の活動を計画しています。

- ・チップレットにおけるセキュリティ機能の定義や実装方法の議論
- ・国際的な動向の調査
- ・セキュリティの専門家(ICSS-JC)と半導体の専門家(JEITA 当会)によるジョイントワーキング
- ・IEC 等における国際標準化への対応
- ・日本発の国際標準化の検討

- ・ **募集対象**

募集対象は、セット、機器開発、半導体、電子部品、材料、基板メーカー、設計サービス、IP ベンダ、EDA などの広範囲にわたる。

- ・ 応募資格・会費：半導体システムソリューション技術委員会会員であることを原則とする。ただし、2025 年度は試用期間として会費無料で参加することができる。

- ・ **募集・登録期間**：2025 年 9 月末日まで

一般社団法人電子情報技術産業協会事業推進戦略本部
事業推進部（岩渕・遠山）

〒100-0004 東京都千代田区大手町 1-1-3 大手センタービル

TEL 070-3297-8664

Mail：device3@jeita.or.jp

2025 年度 JEITA 半導体システムソリューション技術委員会
パワーエレクトロニクス設計ソリューションワーキンググループ募集

1. 背景・課題



わが国はパワーエレクトロニクス（パワエレ）の分野で世界をリードする企業を有し、またその基盤となる半導体も高度な技術を持っている。そして、国家の政策においては、パワー半導体の強化やデジタルインフラの整備に際して電力供給の重要性が強調されている。しかし、自動車などのアプリケーションに特化した場合、仕様が他国で定められ、日本の半導体はこれを追いかける状況が生まれていることも否めない。この背景には、他国においては機器と部品提供の密接な協力関係があると考えられ、日本国内でも機器や部品の競争力を高め、提案型の製品を提供する体制の整備が求められる。特に開発の初期段階から機器と部品の連携を図るためには、設計インフラや情報の共通化が不可欠である。そのために、電子仮想設計やシミュレーション技術を利用したバーチャルプロトタイプングやデジタルツインの活用により、電気・熱・機械連成の事前検証を実施する重要性を高めている。また、SiC/GaN など、次世代パワー半導体が登場し、その特性を生かすために回路や構造に新たなアプローチが必要となっている。パワエレにおいては、大電流や高電圧が使用されるため、電流経路や電力密度を考慮した部品や基材の設計が不可欠である。これに加え、発熱を管理するための放熱機構や特殊形状の部品が必要で、それぞれの機器に対してカスタマイズ設計が求められる。そのため、機器設計と半導体設計の両方を相互に最適化することが不可欠となる。このような構造を設計するには 3D-CAD が利用されるが、電気回路や物性値情報との関連付けが不十分であり、シミュレーションツールの共通化もなされていないなどの課題が存在する。このような理由から、電気設計は主に手作業で行われ、多くの時間を要している。さらに、サプライチェーンからの情報収集が難しく、これが開発コストや期間の増大、さらには市場への投入遅延の原因となっている。

2. ワーキンググループ設立提案

- ・ パワエレ機器と半導体の協調設計手法を検討・定義し事例を作成するワーキンググループを設立する。
- ・ JEITA 半導体システムソリューション技術委員会傘下に設置する。同委員会に既設のすべてのサブコミティとの協業を行い、いずれかの委員会に登録していれば当会へも参加可能とする。
- ・ 次項目 3. に提案される活動をおこない 課題の具体化と解決方法を議論し成果を共有する。
- ・ 業界で共有可能な部分は標準化を検討する。

3. 事業計画案

3.1 パワエレアプリケーションにおける設計要件調査

パワエレ機器のアプリケーションにおいて電力容量や事業内容、サプライチェーンの実態を考慮して調査対象を分類する。その上で、機器開発と部品提供の協調設計の重要性や課題について調査・整理し、アプリケーション毎に設計における技術的・経済的留意点をまとめる。その分析を踏まえて、各課題の解決に関わるべき当事者を抽出する。

調査対象の分野の候補として下記が考えられる。

- ・ 再生利用可能エネルギー発電機器等
- ・ 交通移動装置のパワートレインや電池管理システム
- ・ 産業用ロボット
- ・ サーバーセンター向け電力供給システム
- ・ 一般家庭用機器やモバイル機器（PC 含む）
- ・ カスタム性の高い大型・大電力装置

調査対象は参加メンバーにより選定され、調査方法にはパワエレ機器メーカーへのアプローチが含まれる。また、調査結果は参加企業内で共有する。その後、JEITA のテクニカルレポートとして公開するべきかどうか議論する。

3.2 パワエレ設計に関する技術調査活動


既に、業界各所にてパワエレ設計に関する学会・研究会やそれによるセミナーが多数実施されている。当会ではそれらの調査を網羅的に行い、参加企業で知識の共有と学習研究会を実施してレベルアップを行う。方法としてはメンバーより代表を選出し学会や公開講座、展示、専門セミナーに派遣し、研究結果や技術情報の収集を行う。一方で、特別講師を招待して参加企業向けの特別セミナーを企画・実施する。これらの活動における JEITA からの委嘱や費用の支援を行う。

尚、IEC におけるパワー半導体への標準化動向も考慮する。

3.3 オープンクローズ戦略を考慮した課題解決

アプリケーション分野や技術動向の調査に加え、設計技術の課題を具体化し、オープンクローズ戦略に基づく解決策を議論する。

- 機器と部品の協調設計では、オープン戦略として情報アイテムの明確化と共通化を目指し、標準化を進める。
- 一方で、システム検証にはクローズな部分の共有化も求められる場合がある。物理情報を抽象的表現によりモデル化することによって共有する手法を検討する。



技術課題としては下記が想定される。

- ・ シミュレーションの前提条件の設定と結果の共有、パワエレ構造と材料特性のリンク
- ・ システムの動作検証に使えるモデルの精度、粒度、詳細度の

議論。モデル仕様書の要求側と提供側の記載内容の整合、情報のDX

- ・ 開発プラットフォームと共通認識を形成；EDAや設計ツールに関する議論、工程フローの整備、情報流通の最適化、また情報の書式標準化
- ・ モデリングの為の測定法、測定設定の標準化


さらに、開発にかかる期間とコストを最小化するために、効率を最大化する設計環境の考察と提案を行う。

3.4 ケーススタディーによる事例構築

パワエレ機器の開発事例としてモチーフを仮定しケーススタディーを行い課題分析と解決法の事例を作成する。


◆ ケーススタディー案

- ノイズ解析と電気・熱・機械連成技術




課題：

- 1, 3D-CAD と物性検証の融合
- 2, 設計ツールチェーン
- 3, 設計情報交換



- パワートレイン開発におけるモデルベースデベ



ロップメント (MBD)

課題

1. モデリング精度/粒度/詳細度
2. 階層間の情報交換
3. 解析検証時間 VS 精度

- EMC 考慮した設計技術



課題

- 1, EMC 半導体モデル+判定基準
- 2, EDA セットアップ
- 3, フロントローディング設計

4. 事業計画の立案、遂行、成果物

事業計画案は参加企業の協議により決定し、実行にはタスクグループ (TG) を設置して活動を行う。毎年度、TG ごとにアニュアルレポートを作成し、参加企業と共有する。成果物にはいくつかのアイテムが候補として挙げられている。

- ・ パワエレアプリケーション設計環境調査結果
- ・ パワエレ設計技術動向調査及び教育講座開設
- ・ パワエレ設計環境整備 EDA/CAE 及びデータ流通施策策定、モデリング要件定義
- ・ ケーススタディー事例まとめ
- ・ 標準化部分の抽出と国際標準化活動。

5. 会員募集

募集対象

募集対象は、パワエレ機器の開発に関わるサプライチェーン全体の各階層から、機器開発、半導体、電子部品、材料、基板メーカー、設計サービス、EDA などの広範囲にわたる。

- ・ 応募資格・会費：半導体システムソリューション技術委員会会員であることを原則とする。ただし、2025 年度は試用期間として会費無料で参加することができる

- ・ 募集・登録期間：2025 年 9 月末日まで

- ・ ワーキングキックオフ：初回開催：2025 年 10 月

【問合せ先・提出先】

一般社団法人電子情報技術産業協会事業推進戦略本部事業推進部（岩渕・遠山）

〒100-0004 東京都千代田区大手町 1-1-3 大手センタービル

TEL 070-3297-8664

Mail : device3@jeita.or.jp