


上流下流連携設計(後半)


JEITA-LPB相互設計SC 集中討議

2018.9.7


DUT内部構造



IP-XACTにて個々のパーツを定義



IP-XACTで出来る事



- ・コンポーネント(PKG、PDN、IO、Coreなど)それぞれのインスタンスごとにパラメータやノイズ情報を設定可能


The screenshot shows the IP-XACT configuration tool interface. On the left, a tree view displays the design hierarchy: Design (Vendor/Library/DUT_arch/1.0) > AdHoc Connections > Component Instances. Under Component Instances, several instances are listed: Component Instance (Core_inst_0) | Core [1.0], Component Instance (IO_inst_0) | IO [1.0], Component Instance (IO_inst_1) | IO [1.0], Component Instance (PDN_inst_0) | PDN [1.0], Component Instance (PKG_inst_0) | PKG [1.0], and Component Instance (PKG_inst_1) | PKG [1.0]. The IO_inst_0 and PKG_inst_0 instances are highlighted with red boxes. The right pane shows the configuration for the selected instance, with Reference Id* set to Noise_reduction_rate and Value* set to 0.7.

| Reference Id* | Value* |
|----------------------|--------|
| Noise_reduction_rate | 0.7 |

パラメータ例

- ・IOインスタンスにノイズ情報追加
名前: Noise_reduction_rate
値: 0.7
- ・PKGインスタンスにノイズ情報追加
名前: Noise_reduction_rate
値: 0.8


DUTのさらに1つ上の階層を定義



Verilog
VHDL
SystemC
ネットリスト生成

シミュレーション環境の生成
Makefile
パラメータ渡しなど


シミュレーション環境生成について



シミュレーション環境は、シナリオ
込みで生成する事が可能。



シミュレーションイメージ

IP-XACT




モデル情報、パラメータなどLPBへ引継ぎ


LPB




シミュレーション環境
(EDAツール)



IP-XACTにて設計初期での動作確認




シミュレーション環境
(EDAツール)





LPBにて設計後期のシミュレーション

IP-XACTにて出来る事




IOブロックのアナログ回路をIP-ACTで定義し、IOブロック単位でのシミュレーションも可能



上位階層にてシミュレーション環境の生成も可能

IP-XACT例

- IP-XACTはファイルリンク、テーブル、パラメータなど様々な情報を保存可能です。



The screenshot displays the IP-XACT interface. On the left is a project tree for 'spiritconsortium.org/Leon2RTL/processor/1.2'. The tree includes sections for Bus Interfaces, Address Spaces, Memory Maps, Model, Choices, File Sets, White Box Elements, and CPUs. The 'Choices' section is expanded to show 'RangeChoice' selected. On the right, the 'Enumerations' table for 'RangeChoice' is shown.

| Text | Help | Value* |
|------|------|--------|
| 0 | null | 0 |
| 128 | null | 128 |
| 256 | null | 256 |
| 1k | null | 1024 |
| 2k | null | 2048 |
| 4k | null | 4096 |
| 8k | null | 8192 |
| 16k | null | 16384 |

IP-XACTクロック定義例

The screenshot displays the IP-XACT configuration interface. On the left, a tree view shows the project structure: spiritconsortium.org/Leon2RTL/processor/1.2 > Bus Interfaces > Address Spaces > Memory Maps > Memory Map (ambaAPB) > Model > Views > View (vhdsourc) > Ports > Port (rst_an) > Wire > Port (clk) > Wire > Port (clk) > Wire > Port (clk) > Wire > Port (pclk) > Wire > Port (pretn) > Wire > Port (psel) > Wire.

The main configuration area is for the selected port. It includes the following fields:

- Direction: in
- All Logical Directions Allowed: (empty)
- Vector: Left* (empty), Right* (empty), Add vector button
- Driver: Clock Driver
- Clock Driver section:
 - Clock Name*: CLK_100MHz
 - Clock Period*: 10.0, Unit: ns
 - Clock Pulse Offset*: 2.0, Unit: ps
 - Clock Pulse Value*: 0
 - Clock Pulse Duration*: 5.5, Unit: ns