JEITA LPB相互設計SC

LPBフォーラム2017TG 活動報告



LPBフォーラム2017TG

・目的 2017年度LPBフォーラムの準備・運営

·期間 2017/9/22 ~ 2017/3/9

・メンバー(敬称略) 奥寺、眞篠、岡野、青木、門田、筒井、

林、村岡、松澤、小林、渡辺

(広報TGメンバー同様)

・成果物 2017年度LPBフォーラムの実施

・課題 2018年度の実施内容について

参加登録促進方法の検討



2017年度 第10回LPBフォーラム概要

日時 2018年3月9日(金) 13:30~17:00 会場 大手センタービル 409~411会議室

事前登録者数 56名 当日出席者数 68名

(LPB-SC委員除く) (内LPB-SC委員28名)







プログラム

	時間	内容	発表者		
(1)	13:30-13:40	開催にあたって	東芝デバイス&ストレージ(株) 福場		
(2)	13:40-14:00	LPBフォーマットの概要	ソニーLSIデザイン(株) 村岡		
(3)	14:00-14:20	LPBデザインキット	東芝デバイス&ストレージ(株) 青木		
(4)	14:20-14:50	村田製作所によるLPBライブラリ公開 ~ANSYS、 Mentorツールへの取り込みデモ~	(株)村田製作所 五嶋 アンシス・ジャパン(株) 渡辺 メンター・グラフィックス・ジャパン(株) 門田		
(5)	14:50-15:05	ついに北米市場も動き出した! CadenceがLPBをサポートへ	日本ケイデンス・デザイン・システムズ社 人見		
(6)	15:05-15:25	LPBフォーマット 国際標準改訂	ルネサスエレクトロニクス(株) 永野		
	15:25-15:40	休憩			
(7)	15:40-15:55	オンチップデキャップ考慮の必要性と測定方法	(株)リコー 村田 ルネサスエレクトロニクス(株) 坂田 氏		
(8)	15:55-16:10	[ユーザ事例1] ANSYS&図研環境におけるLPB フォーマットを使用したシミュレーションモデル化検証	セイコーエプソン(株) 眞篠		
(9)	16:10-16:25	[ユーザ事例2] ヘテロジニアスインテグレーションにお けるLPBフォーマットの活用	(株)ソシオネクスト 筒井		
(10)	16:25-16:50	[ユーザ事例3] フロントローディングのための熱を含んだ回路設計 – LPB-アナログ熱設計への対応 –	ローム(株) 瀧澤		
(11)	16:50-17:00	まとめ、連絡事項			



当日の配布物

・プログラム



・アンケート



・パンフレット



・新WG発足案内1・新WG発足案内2・信頼性セミナー案内





単導体デバイス信報性(単純故障・ソフトエラー・しなナーー・
Foundy/活用操作のシリコン情報性(では、100円ので

·CEATEC出展募集



第10回LPBフォーラムアンケート 集計結果




第10回LPBフォーラム基本情報

- •参加登録者数:56名(LPB-SC委員除く)
- 参加者数: 40名 (LPB-SC委員除く)
- 参加率: 71.4%
- アンケート回答数: 39名
- 参加者数に対する回収率: 97.5%



参加者属性(Q1 業種)




※ その他:受託シミュレーション

デバイスメーカーとEDAで参加者の6割を占める。



参加者属性(Q2 職種)



設計環境の構築や電気系の解析を行っている参加者が比較的多いものの、参加者の職種はバラけている印象。

※ その他:モデル開発(2),アプリケーションエンジニア




業種・職種マトリクス

	電子デバイス	EDA/CA E	情報/通信機器	受託設計	自動車関連/ 機器	機械/精密機器	その他	合計
半導体設計(L)	6.52%	1.71%	0.00%	0.00%	2.56%	0.00%	0.37%	11.16%
パッケージ設計 (P)	7.72%	0.43%	0.00%	0.00%	0.00%	0.00%	1.22%	9.37%
回路設計(B)	2.25%	0.85%	0.00%	0.00%	0.00%	0.85%	0.37%	4.32%
PCB設計(B)	0.88%	0.43%	2.56%	1.28%	0.00%	2.14%	1.22%	8.51%
SI/PI/EMC解析	5.15%	1.71%	5.13%	6.41%	0.00%	4.70%	3.79%	26.89%
熱解析	1.39%	1.71%	0.00%	0.00%	0.51%	0.00%	0.37%	3.98%
応力解析	0.00%	0.85%	0.00%	0.00%	0.51%	0.00%	0.00%	1.37%
設計環境構築	6.35%	4.27%	2.56%	0.00%	0.51%	0.00%	0.00%	13.70%
メカ設計	0.00%	0.00%	0.00%	0.00%	0.00%	0.00%	0.00%	0.00%
ソフトウエア設計	0.00%	4.27%	0.00%	0.00%	0.51%	0.00%	0.00%	4.79%
品質保証	0.00%	0.00%	0.00%	0.00%	0.00%	0.00%	0.37%	0.37%
マーケティング	0.00%	4.27%	0.00%	0.00%	0.00%	0.00%	0.00%	4.27%
その他	3.08%	5.13%	2.56%	0.00%	0.51%	0.00%	0.00%	11.28%
合計	33.33%	25.64%	12.82%	7.69%	5.13%	7.69%	7.69%	100.00%

業種、職種で表示すると電子デバイス系の半導体やパッケージ設計者、環境構築を行っている担当者が多い




LPBフォーマットの活用状況について





LPBフォーラム全体の満足度について






平均満足度指数:3.46/5点満点




各セッションの内容について






本フォーラムはどこで知りましたか?






次回も参加したいですか





次回何を取り上げて欲しいですか?



その他:

チップ(LSI)を含めた協調設計の事例

LSI, Pkg, PCB間のIOの最適化をLPBで解決する事例

来年は、特に新WG(モデルベース設計に対するLPBの貢献)に関して取り上げて欲しい。集積回路モデリングPGとのコラボ企画等 IBISと同様、ChipのPDNモデルがシミュレーションにMustになってきていると思います。ICベンダーのChip PDN提供に対する考えを聞きたい。 応力解析も希望




自由意見

- システム屋が扱えるChip PDNモデルのサプライチェーン
 - モデルのフォーマット(LCR? S-Parameter? 他?)
 - 多分IBISチームとの連携が必要
- ロームのユーザ事例3は特によかったが、LPBフォーマットのエコシステムをもっと盛り上げましょう
- 事例、各社の対応状況など
- ソシオネクストのユーザ事例2のDesignConの資料が入手できたらお願いしたい
- OnDieCapの抽出は非常に参考になりました。標準化よろしくお願いします。 パスコン含むPDNの最適化を図るために、デバイス許容リップル内のノイズ量を実現する 精度の高いターゲットインピーダンス(低・中・高帯域)の抽出方法についても標準化願い ます。VRMの標準モデルを組み合わせたさらなるパスコンの最適化方法に期待しています。
- 次期LPBフォーマットについて興味ありますが、JEITA入会が必要ですので、入会を検討中です。
- On-Chip容量考慮の件、疑似SoCにおけるプロトタイプフローに非常に興味を持ちました。
 OnChip容量の件はVendorに前もってスケジューリングすれば、拒否されることはないかと思います。(LSI Vendorにいる身としての感想です)



メルマガ配信希望について





反省・思ったこと等

• 参加登録が直前まで伸び悩んでいた

メルマガ配信回数やプログラム内容紹介を追加する等で昨年より質・量増えているフォーラム告知メルマガ配信数 昨年:3回(4~6号)

今年:6回(20~25号)

告知が足りないという事はなさそう。 聞きたいと思う内容をアンケート結果を参考に検討する。

- 質問が少なかった形式的に聞きづらさがあるのかもしれない。最初はLPBメンバーが積極的に質問し、質問しやすい雰囲気を作るのも手。
- フォーラム後に反省会をする機会がない2018年度はフォーラム後に反省会の場(TG)を設けるよう調整する

