English

English | Japanese

研究会目的

-設計フロー/モデリング/見積り手法の調査・研究

主な活動内容		2001	2002
標準化動向の調査（完了）		Accellera GSRC IMEC STARC SYDIC Telecom VSIA	－
システムレベル設計課題検討	システム設計手法	－	課題検討終了
	モデリング手法	－	課題検討終了
	見積り手法	－	課題検討終了

2002年度はこれまでの活動成果を踏まえてシステムレベル設計の3つの課題に着目し、タスクグループ（TG）に分かれて詳細な検討を実施した。

研究会が提案した設計フローをより現実的なものにするために、プラットフォームベース設計（PBD）を前提とした動作合成、協調検証、アサーションベース検証（ABV）の既存技術について調査し、改善提案および利用提案を行なった。

設計効率と設計品質の向上を図ることを目的として、システム設計で用いられる計算モデル（Model of Computation、以下MoC）について調査し、各MoCの特徴比較を実施した。　その結果をもとに、各設計フェーズおよびアプリケーションに適したMoCの検討を行った。

SoCの低消費電力化設計は、レイアウト・回路・プロセスレベルでの技術が中心となっているのが現状であり、システムレベルでの低消費電力化設計技術は未成熟である。本TGでは、システムレベル設計における消費電力見積り技術の調査と、実用性・実効性の観点での評価と改善提案を行なった。

1998年度
- EDAアニュアルレポート1998 (EIAJ発行)
　
1999年度
- EDAアニュアルレポート1999 (EIAJ発行)
- システムレベルデザインフロー (407KB)
　
2000年度
- EDAアニュアルレポート2000 (JEITA発行)
- 2000年度技術成果報告書(印刷不可：JEITA発行) (圧縮:1,160KB)
---->上記印刷物に関する問い合わせ先はこちら
- 琵琶湖ワークショップ発表資料 (763KB)
　
2001年度
- EDAアニュアルレポート2001 (JEITA発行)
- 2001年度技術成果報告書
　
2002年度
- SLD研究会活動紹介
- EDS Fair 2003パンフレット (JEITA発行) よりの抜粋 (1,822KB)
- EDAアニュアルレポート2002
- 2002年度技術成果報告書 (アニュアルレポートの一部として JEITAより２００２年７月に発行予定)

EDA Home Page /

最終更新日： 2003年 3月 12日