今回は「IEEE-SA TG」からお届けします。
IEC 63055:2023 ED2 がようやく発行されました
IEC (国際電気標準会議) にていわゆるLPB フォーマットの最新版がIEC 63055:2023 ED2として2023/11/10 に正式に発行されました。
IEC 63055:2023 ED2
IEEE 2401-2019 としてIEEE標準が成立した後、IEC標準とするため IEC/TC91/WG13 では議論を進め2020年秋にはWGではIEC標準とすることを合意しました。その後、COVID-19 や IEEE 担当者の出産での休職などによる情報連絡の行き違い、事務手続きの遅延が各所で発生したため、IEC にて標準成立するまでに3年掛かってしまうという異常事態が発生しておりました。とうとう各種承認処理および事務処理が完了し、晴れて IEEE 標準と IEC 標準が揃うことになりました。
ちなみに IEEE としては以下の通り IEC 63055:2023 ED2 として発行された旨、情報更新されています。
IEEE 2401-2019 (IEEE/IEC 63055-2023)
なお IEC 63055:2016 ED1 からの更新は IEEE 2401-2015 から IEEE 2401-2019 の更新の内容と同一で以下の通りです。
各種外部参照モデル対応 (IBIS7.0, S-para, 熱モデル, 3Dモデル)
2.5D/3D 配置対応
P&R ガイドライン(module内制約)
データ管理機能追加 (関連性/履歴)
ひきつづき、LPBフォーマットのサポートおよび活用をよろしくお願いいたします。
IEC 63055:2023 ED2のご購入はこちらより可能です。
IEEE 2401-2019 (IEEE/IEC 63055-2023) のご購入はこちらより可能です。
2023年9月1日(金)
LPB Workshop 2023開催
日時 : 2022年9月1日（金）13:00~17:00
会議方式：Hybrid(リアル＆Webex)開催
会場：一般社団法人 電子情報技術産業協会（Webex併用を検討中）
〒100-0004 東京都千代田区大手町1-1-3 大手センタービル4階 JEITA 403会議室
参加費用：無料
参加申し込み：LPB Workshop 2023 | JEITA電子情報技術産業協会
締め切り：8月31日(水) 17:00
Webex併用の場合のウェビナー接続先連絡：8月31日(木)
プログラム概要（暫定）
従来、LPBワークショップは合宿形式で夜を徹して語り合うという形式で開催してきましたが、残念ながら2019年度からはオンラインでの開催となってしまいました。今回、ようやくハイブリッド形式ですが対面での開催が可能となりました。フロントローディングとＡＩをテーマとし開催いたします。AIに関してはEDAベンダーの方を招きEDAでの活用事例を紹介して頂きます。EMIに対するアプローチとLPBフォーマットの高抽象度化について議論します。従来のワークショップの雰囲気を取り戻すべく、議論・対話を中心として進めていきたいと思います。
|
1．開催にあたって
|
東芝デバイス＆ストレージ（株）福場 義憲 氏
|
13:00-13:10 (10分)
|
|
2．EDAのAI活用
|
⽇本ケイデンス・デザイン・システムズ社
シーメンスEDAジャパン（株）
（株）図研 藤田陽子 氏
|
13:10-14:10(60分)
|
|
3．フロントローディング
(まずはSI/PIから+EMCへ)
|
システムフロントローディングWG |
14:10-15:25(75分)
|
|
4． 休憩
|
|
15:25-15:40(15分)
|
|
5．フロントローディング
(LPBフォーマット拡張)
|
LPB相互設計・認証WG
|
15:40-16:55(75分)
|
|
5. 閉会の挨拶・
連絡事項
|
司会
|
16:55-17:00(5分)
|
ファシリテーターからひとこと
EDAのAI活用
EDAベンダーから最新のAI活用についてご紹介予定。
フロントローディング(まずはSI/PIから+EMCへ)
DDRメモリに代表されるパラレル伝送は、信号を低振幅化することで、高速化と低消費電力化を両立しつつ進化してきました。このためSignal Integrity（SI）だけでなくPower Integrity（PI）が重要であると言われてから久しくたっております。
本Workshopでは、今一度、SIとPIに関するLSI‐Package‐Boardの協調設計について議論したいと思います。一般的に行われているSI、PIの設計フローを可視化し、より設計の早い段階からSI、PIの検討を始める（フロントローディング化）ことの必要性やフロントローディング化のために必要なことは何か議論したいと思います。
フロントローディング(LPBフォーマット拡張)
昨今のMBSEに伴い設計レベルの抽象度が向上してきている。従来のLPBフォーマットは下流設計を中心として発展してきた。
今回のワークショップではLPBフォーマットの抽象度を高める可能性を追及する。一つの例題を上げ具体的な記述方法を議論する。
今回も引き続き「DVConステアリングTG」からお届けします。
DVCon Japanへのご参加、ありがとうございました。
去る6月22日、川崎市産業振興会館でDVCon Japan 2023が開催されました。朝9:15に受付が始まると、すでに受付前にできていた長い人の列が少しずつ動き始め、順番にバッジとプログラムをもらい、１階のホールへと誘導されていきました。
手渡されたプログラムにはDVCon Japanの全体がわかるタイムテーブルがあり、裏面には展示会場のマップ、そしてベストペーパー・アワードの案内が英語と日本語とで書かれています。スマートフォンでQRコードをスキャンすると論文発表のリストが選べ、ベストペーパーを選ぶための一票を投じることができるようになっています。
ジェネラルセッション
１階のホールに入ると、さながらコンサート会場のような雰囲気です。このホールは360人も収容することができ、川崎市産業振興会館の大きな特徴でもあります。
午前中のジェネラルセッションには、聴講者全員が参加します。DVCon Japan実行委員会委員長である田中玄一氏の挨拶に続き、Accellera Systems InitiativeのVice Presidentを務めるDennis Brophy氏によるAccellera Overviewの紹介が行われました。Accelleraにおいて新たに始まった標準化プロジェクトの紹介や、DVCon USの2023 Technical Excellence AwardがVerilogの開発と発展に大きく貢献し、昨年の9月に他界されたPhill Moorby氏に贈られた事などが伝えられました。Dennis Brophy氏はこの日のために米国からかけつけてくれたのです。
続いて東京大学、大学院情報理工学系研究科の鶴岡慶雅教授による基調講演 - 「言語生成A Iの原理と展望」が講演されました。ChatGPTなどに関する話題が盛んな今、タイムリーな内容かつ興味深い講演で、質疑応答も活発に行われました。
このジェネラルセッションが終わると分科会になります。分科会はチュートリアルが８セッション、論文発表が１２セッションで構成されていました。
チュートリアルセッション
チュートリアルは質疑応答を入れて50分です。Portable Stimulus & Test Standard (PSS)やUVM、8年ぶりに改訂されたIEEE 1685 IP-XACTの入門などがありました。DVCon USやDVCon Europeと同様に、このような情報に触れる機会を提供するのもDVCon Japanの役割だと言えます。特にPSSのセッションには日本語と英語で質問やコメントの発言が飛び交い、非常に活発かつ有意義なディスカッションとなりました。またEDAベンダーによるチュートリアルもありましたが、ツール紹介ではなく、フォーマル検証とフォーマルテストベンチの意義とコツを徹底的に紹介するセッションもあり、深く学ぶことができました。
論文発表セッション
論文はEasy Chairという専用サイトを使って広く公募され、結果として16本の論文が集まりました。投稿形式としては論文フォーマットに加えて、数ページのスライド資料と概要を組み合わせた投稿も可能です。実行委員会ではテクニカルプログラム・コミッティーによる論文査読を行い、最終的に12本の論文に絞られました。論文発表は１本あたり質疑応答を含めて30分で、RISC-V検証、フォーマル検証、PSS、UVM、高位検証フロー、機能安全などにグループ化され、発表されました。論文発表でも非常に活発な質疑応答が繰り広げられました。
この写真は最も優れた論文に対して贈られるベストペーパー・アワードの表彰式のものです。ネットワーキング（懇親会）の中で行われました。DVCon JapanのWebサイトにはベストペーパー・アワードの投票システムが準備されており、聴講者がスマートフォンなどでアクセスし、それぞれ一票を投じることで決定されます。
実はDVConの第一回目の国内開催であるDVCon Japan 2022ではベストペーパー・アワードは設定されていませんでした。つまりDVCon Japanの歴史上、初めてのベストペーパー・アワードになります。記念すべき最初のベストペーパー・アワードを受賞したのは、“Reducing the simulation life cycle time of Fault Simulations using Artificial Intelligence and Machine Learning techniques on Big Data dataset” というタイトルで論文を投稿した、Darshan Sarodeさん、Pratham Khandeさん、Priyanka Gharatさんで、インドのSilicon Interface社でVLSI設計を担当しています。写真は共著論文を発表したPriyanka Gharatさんで、手に持っているのは実行委員長から贈られた表彰状です。このようなアワードは著者らのキャリアにおいても、そして業界の発展においても有益であると思います。
展示会・ネットワーキング
川崎市産業振興会館の4階ではゴールドスポンサー、シルバースポンサー、出展者らによる展示会が午後から開催されました。展示は夕方５時からのネットワーキング（懇親会）の間も継続して行われました。
各出展ブースでは机２つをL字に使い、ツールなどのソリューションを展示するとともに、各社ご自慢のお酒などを振る舞っており、中には生ビールのサーバーごと持ち込む会社もありました。なお乾杯の挨拶はAccelleraのVice Chair、Dennis Brophy氏です。DVCon Japanとしては展示会も懇親会も初の試みでしたが、スポンサーや出展社の皆様のご協力もあり、そしてAccelleraからの協力もあり、成功裡に終えることができました。感謝しかありません。
振り返ればとても盛り上がったDVCon
参加されていた聴講者の方は分かると思いますが、チュートリアルや論文発表によっては質疑応答が非常に活発で、マイクを使わずに後ろの席から大きな声で議論に参加する方もいました。また懇親会の間も乾杯や挨拶、ベストペーパー・アワードの表彰式などが営まれましたが、参加者が惜しみなく拍手をおくり、声を出して盛り上げていただいた光景がとても印象的です。ありがとうございました。
思いっきり振り返れば、DVConには20年もの歴史があり、VUG – VHDL User GroupやIVC – International Verilog Conferenceなどの時代も入れると35年にもなります。DVCon Japanは第一回目を2022年6月23日にオンライン＆オンデマンドで、第二回目を2023年6月22日に開催し、まだ始まったばかりではあるものの、DVConが持つ長い歴史の一部となったことは確かです。今後も継続して開催し、また米国、ヨーロッパ、インド、中国、台湾などとお互いに刺激し合うことにより、インターナショナル・カンファレンスとして盛り上がっていくと思います。
最後に
DVCon Japanの実行委員会では、実行委員を募集しています。現在は10名程度ですが、より中身の濃い、より学ぶことの多いカンファレンスとしていくために、いっしょに企画・運営していただける方、仕事も忙しいけどちょっと外部の人たちと交流することで活躍するフィールドを広げたいと思っている方、大歓迎です。
最後になりますが、DVCon Japanのスポンサーやサポーター、出展社となっていただいた会社の皆様に、感謝の気持ちをお伝えしたいです。また協賛をいただいております一般社団法人電子情報技術産業協会、情報処理学会、IEEE CEDA AJJCの方々にも、この場をお借りしまして厚く御礼申し上げます。ありがとうございました。
（EE Tech Focus合同会社 / 三橋明城男）
