ワークグループからのお知らせ

2024-8-21

LPB Workshop 2024開催

 2024年9月10日(火)
LPB Workshop 2024開催

日時 : 2024年9月10日（火）13:00~19:30
会議方式：Hybrid(リアル＆Webex)開催
会場：212-0013 · 神奈川県川崎市幸区堀川町66番地20 · 川崎市産業振興会館 10F 第4会議室
参加費用：会場での懇親会含み無料
参加申し込み：LPB Workshop 2024 | JEITA電子情報技術産業協会
締め切り：9月9日(月)　17:00
Webex併用の場合のウェビナー接続先連絡：9月9日(月)

プログラム概要

　今年度のLPBワークショップは従来からの合宿形式は見送り、ハイブリッド形式での対面による開催を実施します。今回のワークショップではMBSE的手法によるPI設計のフロントローディング手法を検討している内容について紹介し、その内容について参加者メンバーによる深堀をしたいと考えています。新規ASIC設計時にどのようなアプローチを踏むことで、より設計上流にてPI設計を最適化が可能かについて是非皆様との活発な意見交換の場とさせていただきたいと思っています。またこの活動から実際に設計ツールを使っての検証方法についても今後検討していきたいと思っていますので、そちらのご興味もある方については委員会への参加ご検討もお願い致します。

　リアル会場ではLBPフォーラムと同様に会場での懇親会も実施します。設計上流でのPI設計最適化についての悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂きたいため、できるだけ会場でのご参加をお願いします。

　詳細については随時更新してまいります。

1．開催にあたって	東芝デバイス＆ストレージ（株）福場 義憲 氏	13:00-13:10 (10分)
2．DDRのCore,I/O電源設計をMBSE手法を使って表現し、設計上流でより最適に設計する方法について検討	・委員メンバーからの活動内容紹介 ・参加の皆様によるディスカッション	13:10-15:00(110分)
3．休憩	・コーヒーブレイク	15:00-15:15(15分)
4．PIフロントローディング	・引き続き参加の皆様によるディスカッション	15:15-16:45(90分)
5．閉会の挨拶・ 　　　連絡事項	司会	16:45-16:50(5分)
6．第2部 　(2Fカフェテリアにて)	・懇親会を兼ねて引き続きディスカッション	17:00-19:30(150分)

 

2024-2-8

第16回 LPBフォーラム開催

 2024年3月1日(金）
  第16回 LPBフォーラム開催

日時 : 2024年3月1日（金）13:30~17:00（13:00～受付開始）
会議方式：Hybrid(リアル＆Webex)開催 会場：川崎市産業振興会館 10F 第4会議室
〒212-0013　神奈川県川崎市幸区堀川町66番地20
参加費用：無料
参加申し込み： 第16回 LPBフォーラム 申込ページ
締め切り：2月29日(木)　17:00
ウェビナー接続先連絡：2月29日(木)

　LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティーとして開催してきましたLPBフォーラムも16回目を迎えます。

　これまでJEITA半導体＆システム開発技術サブコミッティが開発してきましたLPBフォーマットは、2016年11月に国際標準IEC 63055/IEEE 2401-2015となり、その後設計現場への普及により各社で様々な効果が出始め、2019年12月にはバージョンアップ版がIEEE 2401-2019として出版されました。2023年11月にはIEC 63055:2023 ED2として正式に発行されています。また、2020年度よりフロントローディング設計手法を議論するワーキンググループが立ち上がり、モデルべース開発(MBD)のプラットフォーム形成への取り組みとMBSE活用技術による設計フローの構築のみならず、EMI設計のフロントローディングへの展開まで検討しております。それら活動内容の報告とLPBフォーマットのフロントローディング化について、また昨今話題となっているチップレットを組み合わせたIC開発の現状を調査しているマルチチップインテグレーション調査TGの活動報告も行われます。
　皆様奮ってご参加ください。

　今回もリアル会場を設け、Web参加も可能なHybrid形式で実施いたします。リアル会場においては4年ぶりに懇親会も開催します。LPBを身近に感じ、同じ悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂ければ幸いです。 (さらに…)

2024-2-2

DVCon Japan 2024開催決定！

DVConが近付いて参りました。今回は「DVConステアリングTG」からお届けします。

---

DVCon Japan 2024開催決定！
来る2024年8月29日、第3回目のDVCon Japanが開催されます！
会場はTKPガーデンシティPREMIUM品川高輪口で、品川駅から歩いて１〜２分のところにあります。午前中は基調講演やAccelleraのアップデートを中心に、午後は論文発表やチュートリアルを中心にプログラムが進む予定です。また併設してスポンサーや出展者によるソリューション展示も開催しますし、夕方にはネットワーキングイベントとして懇親会も行う予定でいます。

DVCon JapanのWebサイトも継続的に更新されています。是非ともDVCon JapanのWebサイトをお気に入りやブックマークに登録していただき、今後のアップデートにご注目ください。

DVConとは

ここで改めてDVConとは何かについて触れておきましょう。
DVConは正式にはDesign & Verification Conference & Exhibitionであり、電子システムおよび集積回路の設計と検証のための言語、ツール、メソドロジ、標準の適用に関する最高峰のカンファレンスです。このカンファレンスはAccellera Systems Initiativeがメインスポンサーとなり、非常に技術的なコンテンツで構成されており、設計と検証の技術の実用的な側面や、最先端プロジェクトにおける活用に焦点を当てています。参加者が同様の技術を参考にしたり採用したりすることで、自身の設計や検証のフローの改善が促進され、ひいては業界全体の技術水準が高まることを目指しています。

DVConの歴史を紐解くと、VHDL User's GroupとInternational Verilog Conferenceにまで遡ります。当時言語戦争とまで言われたVHDLとVerilogの両陣営のコミュニティは、両言語混在の商用シミュレータの登場により、両言語の資産やノウハウが最も共有される形で、HDLConとして融合しました。一方でムーアの法則に従うように半導体の集積度が上がるにつれ、設計生産性の課題と検証生産性の課題が議論されるようになりました。こと検証生産性の課題は顕著であり、アサーションや制約付きランダム検証、機能カバレッジなどの検証技術が出現し、独自言語が乱立する中で標準化の必要性がかつてないほど重要になってきました。このような背景から、業界における標準化を加速する目的でAccelleraが生まれました。そしてHDLConはDVCon = Design and Verification Conferenceと改められ、今日に至っています。AccelleraはDVConにおけるさまざまな議論を元に、標準化のWorking Groupを設立し、実に多くの標準を策定してはIEEEに寄贈する形で業界への貢献を継続しています。

DVConは米国で始まり、その後ヨーロッパやインド、そして中国でも開催されるようになります。長く待たれていた日本国内でのDVConは2022年に第1回目がオンライン＋オンデマンド形式で開催されました。そして2023年には初めて対面での開催となり、様々な論文発表や懇親会、ベストペーパーアワードなど、大変盛り上がりを見せるカンファレンスとなりました。

Call for Paper / Call for Tutorial

DVCon Japan 2024は8月29日の開催です。すでにCall For Paper、Call For Tutorialがオープンしていますので、奮ってご投稿ください。完全な論文でなくても、数ページのプレゼンテーションスライドで応募していただくことも可能です。ご不明な点があれば、メールでお問い合わせください。
→ info@dvcon-jpn.org

最後に
DVCon Japanの実行委員会では、実行委員を募集しています。現在は10名程度ですが、より中身の濃い、より学ぶことの多いカンファレンスとしていくために、いっしょに企画・運営していただける方、仕事も忙しいけどちょっと外部の人たちと交流することで活躍するフィールドを広げたいと思っている方、大歓迎です。

（EE Tech Focus合同会社 / 三橋明城男）