第7号 LPBニュース　 2017年3月23日配信
JEITA 半導体設計技術小委員会編集

今回のトピックス

第9回LPBフォーラム御礼
DVCon Japan 2017開催
コラム第3回私とLPB

第9回LPBフォーラム御礼

3月10日の第9回LPBフォーラムにおきましては、ご多忙の中、ご出席いただき誠にありがとうございました。非常に多くの方にご参加頂き、有意義なフォーラムを開催することができました。当日は活発な意見交換をすることができ、大変有意義な会となりましたことを感謝申し上げます。フォーラム終了後の懇親会におきましても、貴重なご意見を頂き厚く御礼申し上げます。

当日取材された記事が「マイナビニュース」、「日経テクノロジーオンライン」に掲載されていますので、合わせてご覧ください。(それぞれのサイトのページに飛びます)

▼マイナビニュース
JEITA、半導体-パッケージ-ボード連携を容易にするLPBのロードマップを公開
http://news.mynavi.jp/news/2017/03/10/321/

▼日経テクノロジーオンライン
日本発の実証協調設計フォーマット、「皆使ってる？」
http://techon.nikkeibp.co.jp/atcl/news/16/031306703/

また、LPBフォーラムで公演資料および、当日ご紹介しましたデザインキット・サンプルデータの最終版の用意が整いました。下記URLからダウンロードください。

講演資料：
http://jeita-sdtc.com/publishedmaterials/lpbforum_documents/lpbforum-9_documents/

LPBデザインキット・サンプルデータ
http://www.lpb-forum.com/lpb-open-source-project/download/

最後になりましたが、不慣れなことで不行き届きの点が多々ございましたことお詫び申し上げます。

DVCon Japan 2017開催

米国、欧州、インド、中国で開催されているDVCon(Design and Verification Conference)が、DVCon Japanとしていよいよ日本でも開催されます。今年のDVCon Japanでは以下の3トラックを予定していますが、その中のLPBトラックにおいてDVConの基本思想をベースに、高位設計におけるファンクションとLPB協調設計におけるフィジカルを連携させ、システムとしての完成度を上げていくことをテーマとして論議していくことを考えています。

【予定トラック】

SystemCトラック　　　：SystemCを用いた上流設計手法
Verificationトラック：標準言語を用いたハードウェア検証手法
LPBトラック　　　　　　：システム開発におけるLPB相互設計&高位設計連携

詳細についてはホームページで随時お知らせします。

http://jeita-sdtc.com/dvcon-japan-2017/

開催日時：2017年6月30日（金）10:00～17:00
場所：新横浜国際ホテル　マナーハウス
〒 222-0033　横浜市港北区新横浜 3-18-1

コラム第3回私とLPB

IEEE/IECのDualロゴ化を達成した今、LPBフォーマット開発関係者からの苦労話を掲載する
ことにしました。第3回目はソニーLSIデザイン(株)の濱田誉人さんです。では、濱田さんよろしくお願いします。

ルネサスシステムデザイン(株)の永野さんからご紹介に与りました、ソニーLSIデザイン(株)の濱田です。

私はLPB WGに2011年より参加させて頂いており、気付けばLPBメンバーの中でも古株になってしまいました。そのLPB WGに参加するようになったモチベーションは、LPB WGの活動コンセプトと社内事情が一致していたこと。私自身も、LPBの協調設計担当として、現場からも何とか今の状況を変えたいという思いがあり、LPB WGであればそれが出来るのではないか、と言う可能性を感じたことです。

社内でも、LSI、PKG、Boardといった異なる設計カテゴリ間のデータの遣り取りに、各設計者が任意に作成したエクセルなどを使っていたため、LSI-PKG、PKG-Boardといった設計を跨ぐところで、各カテゴリの設計環境に適したデータ変換をするのに時間が取られてしまったり、またマニュアルによる編集が入るためヒューマンエラーが発生するなどの問題がありました。

この問題を解決するのに、共通フォーマットの作成、及びフォーマット変換ツールの開発、EDAのフォーマット対応など、社内での取組も検討しましたが、EDAツール、フォーマットは多種多様にあり、更に社外とのデータの授受を含めたフォーマットの統一化など、一社でやれることに限界を感じていました。そこに、同じ問題意識を持った企業が集まり、一緒になって問題解決を図っていこうとするLPB WGの存在を知り、LPB WGに参加させて頂くことになりました。
そのLPB WG活動の中でも、2011年のEDS FairでLPB標準フォーマット(当時、Ver1.0)の
活用方法とその効果をLPBメンバーと報告できたことは、今でも思い出として強く残っています。

ここでの報告内容は、仮想のセット設計を定義し、LPBメンバーがLPB標準フォーマットと、従来の『紙』ベースを使う設計とに分かれ、実際にそれぞれで設計を行ってみたところ、LPB標準フォーマットを使う事で、開発期間が61%も削減できる、と言うものでした。
仮想設計とは言え、開発期間が大幅に短縮できる効果を身を持って体験できたことに、LPB標準フォーマットの可能性を強く感じることができました。また、LPB WG活動の1年目に、自分自身、経験のなかった社外報告を経験でき、LPBメンバーとは言え、複数の企業と協力して成果を出していく、それがまた担当者レベルでもしっかりと感じ取れることができたのは、LPB WGに参加することでしか得られない醍醐味であり、本当に良い経験をさせて頂きました。
LPB標準フォーマットも、今やIEEE/IEC国際標準フォーマットにまでなりました。
国際標準はあくまでもLPB WG活動の通過点であり、設計者の皆様が当たり前のようにLPBフォーマットを使って設計している世の中を目指し、まだまだLPB WG活動を続けていく必要があります。同じ志を持ち、今の設計に満足することなく、世の中を変えてやろうと思われているあなた、ぜひLPB WGに参加頂き、一緒に活動していきましょう！

次回は、(株)リコーの大槻さんです。宜しくお願いします。

第7号 LPBニュース 2017年3月23日配信 JEITA 半導体設計技術小委員会編集