LPB Workshop 2024開催

日時 : 2024年9月10日（火）13:00~19:30
会議方式：Hybrid(リアル＆Webex)開催
会場：212-0013 · 神奈川県川崎市幸区堀川町66番地20 · 川崎市産業振興会館 10F 第4会議室
参加費用：会場での懇親会含み無料
参加申し込み：LPB Workshop 2024 | JEITA電子情報技術産業協会
締め切り：9月9日(月)　17:00
Webex併用の場合のウェビナー接続先連絡：9月9日(月)

プログラム概要

　今年度のLPBワークショップは従来からの合宿形式は見送り、ハイブリッド形式での対面による開催を実施します。今回のワークショップではMBSE的手法によるPI設計のフロントローディング手法を検討している内容について紹介し、その内容について参加者メンバーによる深堀をしたいと考えています。新規ASIC設計時にどのようなアプローチを踏むことで、より設計上流にてPI設計を最適化が可能かについて是非皆様との活発な意見交換の場とさせていただきたいと思っています。またこの活動から実際に設計ツールを使っての検証方法についても今後検討していきたいと思っていますので、そちらのご興味もある方については委員会への参加ご検討もお願い致します。

　リアル会場ではLBPフォーラムと同様に会場での懇親会も実施します。設計上流でのPI設計最適化についての悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂きたいため、できるだけ会場でのご参加をお願いします。

　詳細については随時更新してまいります。

1．開催にあたって	東芝デバイス＆ストレージ（株）福場 義憲 氏	13:00-13:10 (10分)
2．DDRのCore,I/O電源設計をMBSE手法を使って表現し、設計上流でより最適に設計する方法について検討	・委員メンバーからの活動内容紹介 ・参加の皆様によるディスカッション	13:10-15:00(110分)
3．休憩	・コーヒーブレイク	15:00-15:15(15分)
4．PIフロントローディング	・引き続き参加の皆様によるディスカッション	15:15-16:45(90分)
5．閉会の挨拶・ 　　　連絡事項	司会	16:45-16:50(5分)
6．第2部 　(2Fカフェテリアにて)	・懇親会を兼ねて引き続きディスカッション	17:00-19:30(150分)