コンテンツへスキップ

今回も引き続き「DVConステアリングTG」からお届けします。

DVCon Japanの詳細はこちらです。


DVCon Japan 2023 – 実行委員会メンバーはドキドキしている!

来る6月22日(木)、川崎市産業振興会館にてDVCon Japan 2023が開催されます。DVConはDesign & Verification Conferenceの略称で、Accellera Systems Initiativeがメインスポンサーとなり、日本国内では情報処理学会-SIGSLDM(SIG-System & LSI Design Methodology)、IEEE CEDA All Japan Joint Chapter、そして一般社団法人電子情報技術産業協会による協賛のもとで開催されます。

DVCon Japan 2023のロゴ

今年のDVConは午前中の基調講演やAccellera Overviewのセッションに続いて、8セッションのチュートリアル、12セッションの論文発表が3トラック並行して行われ、さらに午後からは展示会も開催されます。また夕方からはネットワーキングを目的とした懇親会/展示会も用意されています。

DVCon Japanは2022年に第一回が開催されましたが、コロナ禍の影響でオンライン開催とオンデマンド視聴でした。オンライン開催はJEITA - 電子情報技術産業協会のスタジオから無事に配信することができました。つまり今年のDVCon Japan 2023は国内開催のDVConとしては初めての会場での対面開催となります。実際にお客様を前にしての総合司会や論文発表でのセッションチェアの役割はもちろん、各会場でのPC設営と音響設定、200人を超えると予想されるお客様を誘導し、ランチの準備や懇親会の準備、後片付けまでをこなさなくてはいけません。現在、実行委員会のメンバーはその準備に追われ、実は相当ドキドキしています。ご参考までに実行委員会メンバーの普段の顔写真は、こちらから見ることができます。

標準規格に関するチュートリアルの予備知識

もう1つ、別の意味でのドキドキ感があります。それは8セッションのチュートリアルの中でも、日頃からあまり接する機会がない、Accellera標準やIEEE標準について学ぶことができる3つのセッションが提供できるということです。ここでは、そのセッション受講前の予備知識についてご紹介します。

  • Portable Test & Stimulus Standard
    これは通常PSSと呼ばれており、Accelleraの標準です。SoCやASIC、FPGAなどのテストシナリオに関する標準です。どうやってテストするかより、何をテストするかに注目します。SoCに含まれるリソースを考慮し、例えばUSBでデータを受取り一度メモリに蓄積し、DMAチャンネルがデータをコピーして画像プロセッサに渡す、といった一連のテストシナリオについて考えます。ここで重要なのはUSB、DMA、画像プロセッサというリソースが扱えるデータタイプは何か、データフローはバッファ型かストリーム型か、DMAチャンネルは他のリソースと共有するのか占有するのかなどを制約として指定すると、その制約を守った「リーガルなテスト空間」にあるすべてのテストシナリオをグラフ展開し、スケジュールし、生成してくれます。テストを記述するというよりは制約ベースで合成するという表現が正しいでしょう。DMAチャネルを使わずにCPU上の実行命令がメモリに取込み、そこから画像プロセッサに送るという別にシナリオがリーガルであれば、それも生成してくれます。
    PSSは2018年6月26日に「PSS Language Reference Manual 1.0」をリリースして以降、2019年2月25日には0a、2021年4月14日には2.0をリリースし、現在は2.1に向けた標準化作業が進んでいます。ただ今回の改訂ではあまりにも大きな仕様変更をしているため、ひょっとするとV3.0という版名になるかも知れません。その大きな仕様変更は、DVCon Japan 2023のチュートリアルで知ることができます。
  • IP-XACT
    2010年4月、SPIRITコンソーシアムはAccellera Systems Initiativeと統合しました。SPIRITはもともとIPの運用を促進するIP-XACTの策定を進めており、当時すでにIEEEのコーポレートメンバーとなっていたAccelleraとの統合は、その後のIEEE標準化の加速にもつながっています。
    IP-XACTは、IPを再利用する際に、IPの構成方法やインタフェース、コンフィギュレーション、レジスタマップなどがIP提供者によってまちまちで、多くのドキュメントを読んで使用するプロセスにはヒューマンエラーが介在しやすく、IP再利用で期待される生産性向上にブレーキをかけてしまう課題に対応しようとするものです。IP統合に関する要素を標準化し、メタデータとしてXML表記することで、ツールやスクリプトによる自動化を促進し、ひいてはIPの再利用性やSoC統合を容易化することが趣意です。
    IP-XACTはIEEE-1685として2009年に標準化され、その後2014年に改訂されています。Accelleraに設置されたIP-XACTのワーキンググループでは、IEEE標準に対する捕捉的なユーザーガイドを作成したり、ベンダー固有の拡張機能などを策定したりしてきました。またIP-XACTの標準をさらに改善し、IP統合だけでなく早期プロトタイピング、機能検証、パワー解析、AMS、デバッグなどへの対応を議論してきました。このような活動の結果、期待されているものがIEEE-1685 2023年版としてリリースされる予定です。DVCon JapanではIP-XACTの基本的な情報も復習しつつ、2023年版リリースでどのような変更がされるかについてもお伝えする予定です。
  • UVM ― pyuvm
    UVM – Universal Verification MethodologyはもともとAccelleraで標準化された検証メソドロジで、制約付きランダム検証、カバレッジドリブン検証を実現するためのAPI群およびクラスライブラリで、IEEE 1800 – SystemVerilogにより実装されていました。その後、UVMがIEEE標準となる際に、IEEE 1800.2 UVMではAPIの仕様のみを扱い、APIの実装部分は標準化の対象とはなりませんでした。この移管後、AccelleraのUVMワーキンググループからは、IEEE 1800.2のリファレンスライブラリという位置付けで、SystemVerilogによるクラスライブラリ実装を提供することになりました。
    この変更により、UVMはSystemVerilog実装でなくても良いため、例えばSystemCワーキンググループではシステム開発から半導体検証への流れを滞りなくすることを目的として、SystemC実装のUVM互換ライブラリに着手しています。同じように、UVMをPythonで実装しようとするオープンソースのプロジェクトも登場しました。もともとcocotbというHDLシミュレータとのコ・シミュレーション実現の関数ライブラリがあり、これを活用してpyuvmとしてUVM実装ライブラリが提供されています。
    すでにSystemVerilogでのリファンレンス・ライブラリが存在するのに、なぜPythonなのか、また実効性はあるのかなどについても解説される予定です。

川崎市産業振興会館 – 外観

DVConは米国では4日間で$695、ヨーロッパでは2日間で€300ですが、国内では1日ですが¥3,000-で開催します。DVCon Japan 2023への参加登録やプログラムについてはhttps://www.dvcon-jpn.org をご参考にしてください。半導体の上流設計と機能検証に関する最新情報やベストプラクティスを学び、ぜひ懇親会で乾杯しましょう。皆様の積極的なご参加をお待ちしております。

(EE Tech Focus合同会社 / 三橋明城男)

今回は「DVConステアリングTG」から、いつもの活動報告と少し雰囲気の違うものをお届けします。


DVCon Japan開催にはすごい歴史があった!

ASICやFPGAの論理設計、論理検証にはVHDLやVerilogHDL、SystemVerilogといった標準言語は欠かせませんが、それ以外にもUVM、SystemC、PSS、PSL、UPF、IP-XACTなど、多くの標準言語や標準ライブラリを活用しなくてはならなくなってきています。同時にEDAツールもシミュレーションや論理合成、リント、フォーマル検証、CDC検証、エミュレータなどの活用が進んでいます。開発対象のアプリケーションの特徴や仕様に合わせて標準言語や標準ライブラリ、EDAツールを適切な工程で効果的に使うことは、プロジェクトの成否を左右すると言っても過言ではないでしょう。

DVConはDesign & Verification Conferenceというカンファレンスで、まさにこの点に焦点を当てて開催されています。

米国でのDVCon開催の様子

DVConは1年に1回開催されており、米国のサンノゼで2023年2月27日から3月2日まで4日間に渡って開催されたDVCon US 2023は、なんと20回目を迎えました。ここでDVConやDVConのメインスポンサーとなっているAccellera Systems Initiativeという組織を含め、その歴史を紐解いてみましょう。

 

1987年12月10日、VHDLはIEEE-1076として標準化されました。この時代は回路図入力が全盛の時代でした。そのような時代にあってVHDLの役割はシステムの仕様を明確にドキュメント化する目的で標準化されました。しかしシステムの仕様書がそのまま実行できるメリットを享受できるVHDLシミュレータが登場し、その活用ノウハウや、後に論理合成の記述スタイルなどに関するノウハウを共有する目的でVUG = VHDL User Groupが設立され、カンファレンスが開催されました。これを主導していたのはVI = VHDL Internationalという組織です。

一方でVerilogは1984年に開発されたベンダーの独自言語でしたが、回路図入力から言語設計へと移行する中で、すでにシミュレーション言語として多くのユーザーがいました。言語戦争とも言われた時代においてIEEE標準かどうかが言語選択の大きな要素となり、OVI = Open Verilog Internationalという組織がIEEE標準化に取組み、1995年にIEEE-1364として標準化されました。

その後、VHDLとVerilogを混在させてシミュレーションできるツールがリリースされ、両言語の資産を流用できるようになると、両陣営の統合へと動きが進み、両陣営のユーザーグループが統合され、カンファレンスもHDL Conとして開催されました。ここで認識された問題が標準化に要する時間です。すでに使用実績があった言語にも関わらず、IEEE標準としてリリースされるまで数年を要しており、これでは半導体の進歩のペースに追従できないのではないかという懸念を残しました。

そこでIEEEにおける標準化ペースを加速(アクセラレート)しようと設立された標準化団体がAccelleraです。その後にOSCIやSPIRITなど他の団体を巻き込み、現在はAccellera Systems Initiative™️となっています。Accelleraの枠組みで標準化活動を策定し、それをIEEEに寄贈(donation)することで加速していきました。Accellera設立以降、さまざまなIEEE標準が策定されていることが分かると思います。
さらにAccelleraでは、Accellera標準やIEEE標準をプロモーションするべく、従来のカンファレンスを新ためDVConという名称で2003年に開催し、それ以降20年にわたって開催してきました。

また国際的な広がりも見せていて2014年からはヨーロッパとインドでの開催が始まりました。ヨーロッパはドイツのミュンヘンが、インドはバンガローが開催地になっています。また2017年からは中国の上海でも開催が始まっています。COVIDの影響を受けてオンラインで開催したり、日程を調整したりしながら現在でも継続しています。
日本では2022年にDVCon Japan 2022としてオンライン開催しました。Accelleraチェアによる標準化活動のアップデート、東京大学 d.labのセンター長を務める黒田忠広教授による基調講演で始まり、Accellera標準のPortable Test and Stimulus標準のユーザー事例やフォーマル検証によるサインオフ、UVMによる簡単なレジスタアクセス、低消費電力設計など、多岐に渡って論文発表とチュートリアル講演が実施されました。

DVCon Japan 2023は川崎市産業振興会館を会場とした開催の企画が進行中です。是非ともDVCon JapanのWebサイト – www.dvcon-jpn.orgをご確認の上、論文投稿やチュートリアル投稿、もしくはスポンサーになるなど、皆様からの積極的なご参加を期待しています。

(EE Tech Focus合同会社 / 三橋明城男)

こんにちは、平素より、「半導体&システム開発設計技術SC」の活動にご協力いただき、ありがとうございます。

少し時間があきましたが「TG活動報告」を行いたいと思います。8回目の今回は、「
LPBライブラリ整備TG」および同時開催の「ワークショップ2022TG」「LPBフォーラム2022TG」「JEVeCDay2022TG」「広報TG」の活動報告です。

改めてご紹介ですが、2022年度に改変があり、「半導体&システム開発設計技術SC」には3つのワーキンググループ(WG)と13のタスクグループ(TG)があります。

今回は※のTGの活動紹介です。
「LPBライブラリ整備TG」は、LPBフォーマットを活用したユースケースの作成検討や部品メーカーへのLPBフォーマットでの情報公開の働きかけなどを行っています。「広報TG」はメルマガの配信・Webサイトの整備を行っています。「ワークショップ2022TG」は去る9月9日に開催されたワークショップのTG、「JEVeC Day2021TG」はJEVeCDayへの出展を検討しています。
直近では、2022年10月7日に、合同のTGが開催されました。

まず、イベント関係のTGです。「ワークショップ2022TG」として、開催したワークショップの振り返りが行われました。運営側でシステム上の問題など大きな課題はなかったこと、また、アンケートにて、WEBではなくリアル開催を期待する声も多かったことなど、春のLPBフォーラムに向けた議論が行われました。

続いて、「JEVeC Day2022TG」として、JEVeCDayへの出展の検討です。申し込み締め切りの10/17が近づく中、昨年に引き続き、出展と講演を行うことを決めました。以前から出展で使っていたタペストリーの内容が古くなってきたこともあり、最新情報で作り直すか検討いたしました。配付用のちらしも、LPB規格の改定やシステムフロントローディングやMBSE/MBDについての記載を入れつつ、LPBフォーラムの告知を含めたものを検討し、手分けして資料を収集、原稿を作成することとなりました。
さらに、来年春に実施予定の恒例LPBフォーラムに向け、「LPBフォーラム2022 TG」の立ち上げが宣言されました。リーダーも決まりました。

「広報TG」では、ワークショップ2022の資料をHPに掲載した旨の告知、IBISサミットの告知、また、今月のTG紹介のコラムの作成と掲載について話し合われました。

今回はこのような活動が行われました。
次回は「IEEE2401改訂TG」の活動についてご紹介をしたいと考えております。
最後までお読みいただき、ありがとうございました。

今回は、「EMC設計実証TG」の活動を紹介します。(前回の記事はこちらをご覧ください)

 

本TGでは、比較的難易度の高い2つのモデルにフォーカスしてそのモデル化手法と活用手法を議論しております。

一つは、ICIM-CIConducted Immunity Modellingと呼ばれるモデルでシステムのBCIやESD試験いわゆるイミュニティー試験での誤動作予測に使えるモデルです。

もう一つはICEM-RERadiated Emission Modellingと呼ばれるモデルでLSIの直接放射がヒートシンクに結合するEMIの問題、機内配線へ結合する自家中毒の問題を予測することを目指しています。

 

今回は、ICIM-CIのモデル化事例をご紹介したいと思います。

 

ICIM-CIConducted Immunity Modelling

昨年度は、高速のIFとして多用されているSerDesLSIを対象としてDPI(Direct Power Injection)試験を行いました。さらに、等価回路の議論を経てイミュニティモデルを完成するところまで到達できました。

図1には、高速差動信号にDPI試験を実施した結果を示します。

図1 DPI試験結果の例

 

横軸は印加したノイズの周波数を、縦軸は印加したノイズ電力を表しています。曲線は誤動作が起きた電力の閾値をつないだもので、下方にプロットされるほど脆弱であるということです。

3.5Gbpsの誤動作閾値(赤色プロット)に注目すると、200MHz付近に弱い周波数があり、1GHz超あたりでさらに弱い周波数がみられます。ノイズの周波数に対して耐量の強弱が観測されたことは、システム設計においてLSIへの誘導ノイズの周波数特性を設計することが必要であると言えます。

通信スピードを3.5Gbps→1.75Gbps(黄色)に変更すると、全体に耐量は高くなるのですが、さらに360Mbps(緑色)に下げると500MHz以上の周波数に対する弱さが見えてきます。使用する動作周波数に対するDPI試験が必要であることがわかりました。

DPI試験から求めるイミュニティーモデルはPDN(Passive Distribution Network)としてのLSIの等価回路と、IB(Immunity Behavior)としての誤動作閾値で表現されます。IBはレシーバー端子部の誤動作閾値電圧を導出しました。図2に導出したイミュニティーモデルを示します。

図2 イミュニティーモデルの導出結果

 

本年度は、LSIメーカーとディスカッションを行うなど、このモデルの妥当性の議論の場を企画、モデルの検証やモデルを活用する設計フローの具現化など議論を進めています。

 

皆さんも本活動にご参加いただき、EMCの設計課題を一緒に解決しませんか?

LPB教育・認証TG/IEEE2401改訂TG

「LPB教育・認証TG」と「IEEE2401改訂TG」のご紹介の2回目です。このTGでは「回路図・シンボル」を記述するフォーマットに関する議論も行っていますが、今回は、その背景の一つを紹介します。お時間がありましたらお付き合いください(前回の記事は、こちら をご覧ください)。

こんなことありませんか? 例えば、下図のようなスケマでシミュレーションしてたとします。作業が一段落して、じゃ別のMOSFETを使ったら特性はどうなるのかな? とXXXP1234を別の製品に取り換えると…

あれ、なんかズレてない?? となったりしますよね(下図)。

で、MOSFETをつまんで直そうとすると…、え?なんか変なところとつながってないか?? (下図)。

周りの部品とかも少しずつずらしてスケマを直し、ようやくシミュレーションとなりますが、なんか、イラっとしませんか? ここの例だと一部品を交換するだけですが、3層モータの駆動回路だと最低でも6個の部品を交換するので、結構面倒です。最近のスケマエディタは妙におせっかいで、自動で配線をつないだり、経路を直したりしてくれます。込み入ったところの部品をちょっとずつ動かしていると、変な所とつなごうとしたり、配線の形を凸にしたり凹にしたり…、挙句の果てに、考えすぎて固まってしまったり…(いや、もう何もしなくていいから)。エディタと格闘していると、「例の解析はどうなった?」と催促のチャットが…、これって私だけですか?

ハードウエアの世界だとランド間隔は2.54mmと決まっているので3端子のMOSFETなら、ほぼ交換可能ですよね。バーチャル世界のスケマエディタで、なぜすんなり交換できないのか?みんなが好き勝手な形でシンボルを作ってるのでこんなことになるのでしょうね。ならば標準化された書式で記述された標準化されたシンボルをみんなで使えば、こんなドタバタはなくなるのではないでしょうか?現状はツール毎にシンボルを定義するフォーマットが異なっています。TGでは、先ず、シンボルを定義するフォーマットの標準化について議論をしています。

非常な些末なことをご紹介しました。最近はMBD/MBSEに関する議論が盛んにおこなわれています。JEITA LPB-SCでも活動の中心はこれに移りつつあります。MBD/MBSEが如何に進んでも最終的にはレイアウト図や回路図を描くような作業に行きつきます。この部分がボトルネックになるようでは、全体の設計効率は上がりません。「LPB教育・認証TG」と「IEEE2401改訂TG」の活動は地味ですが、これからのMBD/MBSEの基板を支える部分を担っています。これからも皆様のご支援をよろしくお願いします。

こんにちは、平素より、「LPB相互設計SC」の活動にご協力いただき、ありがとうございます。

本年度より開始いたしました「TG活動報告」ですが、今まで4回にわたって計7つのタスクグループ(TG)
を紹介してきました。5回目の今回からは、また最初のTGから順に、2巡目の活動報告を行ってゆきます。

改めてご紹介ですが、「LPB相互設計SC」には2つのワーキンググループ(WG)と11のタスクグループ(TG)が
あります。

202202組織図

今回は※の3つのTGの活動紹介です。
「LPBライブラリ整備TG」は、LPBフォーマットを活用したユースケースの作成検討や部品メーカーへのLPBフォーマットでの情報公開の働きかけなどを行っています。「広報TG」はメルマガの配信・Webサイトの整備を、「LPBフォーラム2021 TG」はその名の通りLPBフォーマットの普及を目指した講演・討論会の開催を検討しています。
直近では、2022年2月4日に、合同のTGが開催されました。

昨年12月23日のメルマガ「LPBニュース」にて3月4日の「LPBフォーラム」開催を告知、開催が近づく中、今回の合同TGでは、「LPBフォーラム2021 TG」が最初に行われました。

前回1月21日のTGでウィルスの問題に対応してオンラインのみの開催とする方針に変更されており、オンライン開催のプログラムについて議論が行われました。
何社かに打診して、講演を依頼済みだったのですが、首尾良く講演していただけるケース、社内調整が付かず次回に延期となるケース、などありました。しかし、いくつかの進捗報告・講演をいただけることとなり、充実したフォーラムとなりそうです。
フォーラムのメインイベントとなる招待講演とその内容に関連するディスカッションのコーナーは、講演について確認され、その後のディスカッションのテーマと進め方(発言を全員参加で求めるタイミングやパネルディスカッション風に関係者だけにするタイミングなど)、時間をどのぐらいとするか、ファシリテーターの任命、などを議論・検討してゆきました。

また、アンケートの取り方の概要、申込み開始日終了日、リハーサルの日程なども決めてゆきます。
全体の司会者も決まりました。
(株)ジェム・デザイン・テクノロジーズの村田さんです。よろしくお願いいたします。

続いて、「LPBライブラリ整備TG」です。3Dモデル解析連携についての議論が行われているのですが、今回は、前回提供されたテストケースについて議論が行われました。
LPBフォーマットに書ける情報として、部品の熱輻射率、XYZ各方向の熱伝導率とその温度依存を加えたらどうか、また、熱膨張係数が加われば、熱だけでなく応力解析も視野に入るという意見が出されました。シミュレーションの境界条件も情報として持っているべきかという論点も提示されました。
LPB-Cフォーマットの拡張でヒートシンクを考慮したいという前回の提案について、ヒートシンク以外も記載できるように考慮したらどうかという意見も出されました。

またこのTGでは、部品メーカーとEDAベンダーに対しての、LPBフォーマット対応の働きかけを行っているのですが、その確認も最後に行いました。

次に、「広報TG」。WEBページの記事として、「今月の活動紹介」を今回のTGについて作成掲載すること、東芝デバイス&ストレージ(株)の青木様にお願いしている人気連載「LPB GFormat入門」の第5回の掲載も決まりました。
また、「LPBフォーラム2021 TG」の決定内容に合わせて、「LPBフォーラム」の申込み開始日と最終日、プログラム公開日に、メルマガを発信することになりました。

今回はこのような活動が行われました。

次回は「システムフロントローディングWG」に所属するTGの活動について、2回目のご紹介をしたいと考えております。
最後までお読みいただき、ありがとうございました。

皆さんこんにちは

ジェイ―タ 半導体アンドシステム設計技術委員会主査で、東芝デバイス&ストレージの福場です。本日は当委員会のMBSE研究会の紹介です。

JEITAでは半導体と電子機器の協調開発を目指し、これまでに設計情報の円滑なやり取りでバリューチェーンを構成する取り組みをしてきました。これをさらに発展させるためにはバリューチェーン上の様々な当事者や開発チームの役割が明確化され、交換されるべき情報の意味や必要性、その詳細度などの取り決めなど意思の疎通が重要となります。誰もが容易に理解でき、正しく、容易にコミュニ ケーションができる手法としてMBSE(Model Based Systems Engineering)を活用する研究会を立ち上げました。第1期2020年6月~2021年9月の研究テーマではMBSEの基本理解と電子機器設計における活用方法事例としてEMC特性を担保できる電子機器開発工程の構築をケーススタディーしました。第2期(2022年1月よりスタート)では開発スタイルの真のフロントローディング化を目指してセット・半導体・部品・EDA・IP・モデリングのメンバーが集結して議論進める方針です。

 

それではMBSEの概要を説明します。エムビーはモデルベースの略です。モデルベースとは仕様や仮定、コンテンツなどをモデルという抽象的な数式やパラメータ、図式などで表現することです。これによりだれでも共通的な認識を得ながら一意的な結果をみちびきだすことです。モデルベースにはMBDとMBSEというものがあります。どちらもモデルベースでの開発方法のアプローチですが、少し違います。これからそれを説明します。

システムとは、実際には社会、その中で稼働するセット、セットを構成する基板やコントロールユニットのような機器、その機器を構成する部品によって階層的に構成されています。実は先ほど出てきたVモデルはこの一つの階層の開発過程を模式化したものでそのVモデルは階層ごとに存在することになります。ここでMBDとはVモデルの実行過程であり、この図では横軸がMBDとなります。一方MBSEというのはシステムの構成や要件・仕様を決めていく過程になりますので階層間の要求仕様や結果の整合性・妥当性を導くもので、この図では縦のつながりやセット全体の構成の考察に用いられるものです。

さらに説明を加えますと、MBDとMBSEは言葉が似ておりますが違うものであることを説明します。ただし、これらは関係しあうものでもありますのでそれを模式図で表します。左側がモデルベースドデベロップメントMBDで右側がモデルベースドシステムズエンジニアリングMBSEです。MBDは物理的な設計ですからモデルは物理モデルになります。先ほど紹介したLPBフォーマットはこのモデルを繋ぎ変えるプラットフォームになります。一方MBSEはシステムの要求を分析し基本的な機能ビヘイビアをつくり、それから導入法のアーキテクチャをつくって、それが妥当か検証するというストーリー作りのエンジニアリングです。これから仕様であったり、開発指針であったり、体制であったりを定義していく過程です。MBDもMBSEも概略段階から詳細段階に検討を繰り返しながら完成させるものです。

この図では上から下に向けて開発が進んでいき、概略から詳細に向かってシステムが完成されていくイメージです。

それではMBSEの事例を紹介します。これはフロントロ-ディング型のMBSEの進め方の例でJEITAのMBSE研究会で行っている事例研究の紹介です。

題材としては2016年にデンソー様がET展でご発表になったEMCを考慮したECU設計事例をもとに、MBSE手法で開発工程を 模式化し デザインしたものになります。

フロントローディング型の開発では 設計自由度の高い初期段階で出来るだけ多くの EMCを考慮した設計指針を作って 開発を進めることを目指します。

まずはアンケートでEMCを考慮するために「出来たらよいな」という希望を聞き取り、それをMBSE手法のスタートポイントのRequirementとします。これをドリルダウンして基本の機能要求であるビヘイビアを設定します。

MBSEの手法を使ってビヘイビアごとに大まかな実務的な機能を割り出します。時系列やリソースを意識してそれをつないでいくと工程表が出来上がります。

MBSEの繰り返しによって この工程表は 概略のものから詳細なものへ仕上げられていきます。

システムを実現するのにあたって十分に実務的なイメージが作れるレベルまで詳細化ができたら、この時点を論理アーキテクチャが完了したこととします。

ここで工程をグルーピングして、MBDを実施する際のモデリングや設計検証作業をするグループの 工程の切り分けを行います。一般のMBSEには無い手法ですが、BAT Mapping という手法を考案し適用しています。さきほどパーティショニングした一つ一つを 「ビヘイビア TO アーキテクチャチーム、略してBAT」という仮想ワークグループをつくります。論理アーキテクチャに従って仮想組織と開発の流れを整理します。

このBATごとのミッションを明確化し、InputとOutputを厳格に取り決めます。

そしてBAT間でやり取りされるべき情報を明示します。

電子機器開発の場合はほとんどのケースが水平分業ですからこのような仕事の区分や開発仕様・伝達情報・成果物を定義することは重要なことです。

さらに、開発アイテムごとに仕事の流れをグルーピングし明確化したものがモデルベースデベロップメントMBDとなります。

MBDの範囲と方向性、達成度をここで定義します。

ここでMBSEによってMBDの内容が定義されたことになり、MBSEとMBDの関係を説明したものになります。

最後に定義されたMBDの一つをさらにMBSE手法で作業内容と情報交換を詳細化した例を紹介します。先ほど定義したMBD Task 1の部分を詳細化したものです。まず、BAT内の作業をBATに課せられたミッションが達成できるように単一の作業のレベルまで詳細な工程までブレイクダウンします。BAT間でやり取りされる情報を明確化します。ここでLPBフォーマットが登場します。伝達される情報をLPBフォーマットで記述することにより、ミスや洩れのない情報が電子データで伝達可能となり、フローの自動化につながります。

最後にまとめです。MBSEとMBDの概念、MBSEの実施事例からMBDへの展開の例を説明しました。今後の課題としては更なるフロントローディング設計メソドロジを探求し、それのベースとなるLPBフォーマットの更なる普及を目指さないといけません。ご興味ある方は当MBSE研究会にご参加ください。また、今後、最新の情報や事例を紹介する会を催していきますので皆様是非ご参加ください。

 

 

 今回は、「EMC設計実証TG」の活動を紹介します。
 本TG(タスクグループ)は、システムのフロントローディングの実現を目指す「システムフロントローディングWG」の配下にあり、EMC設計の目指す姿を具体的に議論しています。

 まず、本TGの目的を説明させていただきます。
 機器やデバイスの設計において、EMIやイミュニティーの規格を満足できるかをあらかじめ見積もっておくことは、重要かつ困難なテーマであります。
 これは、コストダウンと信頼性確保という、相反する要求を実現することであり、余裕度を持った設計ができなくなっています。セットメーカーとデバイスメーカーが初期段階から協調設計を行うことで初めて解決できるケースが多くなっていると感じています。
 本TGでは、具体的なEMC設計課題を取り上げ、フロントローディングを実現するためデバイスメーカーができること、セットメーカーがやらねばならないことを具体的に議論することを目的としております。

 現在は、実測や解析を行いながら2つの設計課題のモデル実証に取り組んでいます。

Case1.ICIM-CIConducted Immunity Modelling
  一つは、システムのESD試験の誤動作予測に使える誤動作モデルです。
図1に示すような評価用基板の試作、DPI試験を計画しています。

     図1 評価基板

 LSIに印加したノイズ周波数に対する脆弱性を把握することで誤動作モデルを作成する予定です。
 この誤動作モデル使ったMBDを実践してみます。その時の課題を具現化し、どう解決するかを議論します。

Case2.ICEM-RERadiated Emissions Modelling
 もう一つは、LSIの直接放射が問題となる放射や自家中毒を予測するモデルです。

     図2 ヒートシンクのアンテナ化やケーブルへの結合の課題
   

 図2に示すようなヒートシンクをアンテナとする放射の問題、近傍のハーネスへのノイズ結合による誤動作の発生の問題を取り上げています。
 LSI近傍の電磁界を近磁界プローブで測定したデータを用いてどの程度の精度で放射や誤動作予測ができるかを実証します。

 このTGの議論の題材は常に具体的なLSI、回路、基板パターン、筐体、ハーネスであり、アウトプットはすぐにEMCの設計に活用できるものであるようこだわっています。

 皆さんも本活動にご参加いただき、EMCの設計課題を一緒に解決しませんか?

今回は「LPB教育・認証TG」と「IEEE2401改訂TG」の活動を紹介します。TGで扱うのはIEEE2401-2019規格であり、以降LPBフォーマットと呼びます。

最初に、ちょっと真面目にTGの活動目的を挙げておきます。

  1. 業界(部品ベンダー・セット設計者・EDAベンダー)のLPBフォーマットに対する理解・習熟の促進策を実施する。それにより設計環境の円滑なデータ交換の実現を目指す。
  2. 新たに見えてきた課題・設計手法に対応するべく、LPBフォーマットの次期バージョン策定に向けた準備、検討を行う。

この2つのTGはほぼ同じメンバーが掛け持ちしている場合が多いです。理由は、フォーマット開発部隊が教材も用意するとした方が、フォーマットの持つ機能の意図を伝えやすいということです。

 

ここからは具体的な活動を紹介します。

「LPB教育・認証TG」ではメルマガや委員会のHPを通じて公開している「LPB Format入門」のテキスト編纂を行っています。10回の基礎編公開を経て、現在はチュートリアル編に入っています。日・英のテキストを公開しており、海外のIEEEメンバーともやりとりをしています。

「IEEE2401改訂TG」の活動では、次期バージョン改定に向けた様々な検討を行っています。最近は、モデルベース開発で使う回路図やシミュレーションの実行が可能な動く仕様書といった設計スタイルの変化をリードする、次期フォーマットのフィーチャーを議論しています。

議論の一部を紹介すると、

「簡単な回路図だったら、N Format (netlist)を見れば生成できるんじゃないの」

「EDIFのスケマ参照でいいじゃないの」「EDIFは複雑すぎて目的に合わないでしょう」「EDIFって完成品の回路というか、清書的な。。。」

「部品の形が確定しているものから、回路素子のシンボルレベルしかないものまで、様々な設計段階というか、粒度が異なる要素が混在している状態を回路図風の図にしたい」

「こういうこと?」

みたいな議論をTeams会議でやっています。

まだまだ次期バージョンに向けた議論は続きます。オンライン会議でやるようになった昨今こそ、気軽に活動に参加していただけるのではないか、と感じています。皆様、活動へのご参加をご検討ください。

こんにちは、平素より、「LPB相互設計SC」の活動にご協力いただき、ありがとうございます。

今回より、「TG活動報告」と称して、「LPB相互設計SC」の各タスクグループ(TG)の活動についてお伝えする連載を始めたいと思います。これを機会に「LPB相互設計SC」の活動にさらにご興味を持っていただければ幸いです。

「LPB相互設計SC」には2つのワーキンググループ(WG)と11のタスクグループ(TG)があります。

今回は※の3つのTGの活動を紹介します。
「LPBライブラリ整備TG」は、LPBフォーマットを活用したユースケースの作成検討や部品メーカーへのLPBフォーマットでの情報公開の働きかけなどを行っています。「広報TG」はメルマガの配信・Webサイトの整備を、「LPBフォーラム2021」「ワークショップ2021TG」「JEVeC DAY2021TG」(以下、合わせて「イベントTG」と表記します)は、各種イベントへの出展を通じてLPBフォーマットの普及を目指しています。
直近では、2021年7月2日に、合同のTGが開催されました。簡単にご紹介いたします。
「LPBライブラリ整備TG」では、PCB設計/シミュレーションフローにおけるセットメーカー側の課題について、メンバーのセットメーカー様から現状をご紹介いただきました。回路図/実装CAD/シミュレーションの環境が会社間部署間拠点間で異なる状況で、環境横断的な設計を行うために、いろいろなご苦労があるとのことでした。シミュレーションを実行するための準備作業にも手間がかかって改善したいそうです。このような課題を解決する手段として、LPBライブラリが活用できないか、必要ならLPBフォーマットを改訂して、役立てられないか、議論が行われました。
次に、「広報TG」。昨年まで続いていたメルマガの人気企画、コラム「私とLPB」の後継企画の議論が行われました。前回、アイデアが出されていた「今月の活動紹介」という新連載について、内容と配信時期について相談を行いました。
最後に、「イベントTG」です。昨年度に引き続き、「LPBワークショップ」「LPBフォーラム」の開催、「JEVeC Day 2021」への出展、を議論しました。加えて、「DVCon Japan」「ET&IoT2021」への出展が計画も検討されました。直近の「LPBワークショップ」は開催を9/17に決定、講演内容や公開討論の実施など、大枠を決め、講演者の調整・内容の準備を進めて、次回へという形で、検討が進みました。なお、残念ながら、コロナ禍の現状では、リアルな展示会への出展は参加企業の合意が得られないということで、現時点で「ET&IoT2021」への出展の意思表示はできないという結論となりました。
このような形で、各TGごとに、月に一回ぐらいのペースで、WEBミーティングで活動を行っております。今後も各TGの活動について、簡単にご紹介して行きます。ご期待下さい。

Translate »