JEITA 半導体&システム開発技術サブコミッティ


最近のお知らせ

2023-3-10

第98号 LPBニュース(LPBフォーラム2022(第15回LPBフォーラム) 資料掲載のお知らせ)

2023-3-10

DVConステアリングTG 2023/3

2023-3-10

第97号 LPBニュース(LPBフォーラム2022(第15回LPBフォーラム)開催直前)


About Us

JEITA 半導体&システム開発技術サブコミッティは、「半導体」と「システム」の設計技術の融合(協調設計)を目指して活動しています。
電子機器の開発・販売の水平分業が進む中、競争力がある製品を市場投入するにはサプライチェーンの中に散在する技術をタイムリーに融合し、商品企画を練ることが不可欠です。その為には個々の技術の流通性が重要となります。我々が企画したLSI・パッケージ・ボード(LPB)相互設計規格IEC 63055/IEEE2401-2019は、これを担うための国際標準です。半導体&システム開発技術サブコミッティは、この標準をベースに「半導体をシステム設計に生かす」「システムの要求・制約を半導体に取り込む」双方向の設計技術の整備を目指し研究・開発を行っています。この活動を通じて半導体産業および電子機器業界の発展に寄与して行きます。


What is LPB ?

LPBとはLSI・パッケージ・ボードの相互設計のことです。LPBが連携し合って競争力ある製品設計を迅速に仕上げることを目指します。(more)>>

lpb_top

IEC 63055/IEEE2401-2019

LPBに関わる設計に必要な情報や設計結果を流通させる為に我々が推進している国際標準規格です(購入はこちらから)。サンプルファイルは、こちらからダウンロードできます。(more)>>

lpb_files

Organization

我々の目的実現の為に、LPB間の設計インターフェースの開発、モデルベースデザイン技術の開発、それらを国際標準化する部門を設置しています。(more)>>

 


半導体標準ワーキンググループ

半導体標準ワーキンググループは、国際標準規格に係る計画・立案と、小委員会のステアリングを行っています。(more)>>

iec-jeita-deliberation

LPB相互設計・認証ワーキンググループ

LPB相互設計・認証ワーキンググループは、IEC 63055/IEEE2401-2019の開発と普及を行っています。(more)>>

format_chain_s

システムフロントローディングワーキンググループ

システムフロントローディングはLPBにおけるシミュレーションおよびモデルベースデザイン技術の研究開発を行っています。 (more)>>

lpb_modeling

ワークグループからのお知らせ

2023-3-10

DVConステアリングTG 2023/3

今回は「DVConステアリングTG」から、いつもの活動報告と少し雰囲気の違うものをお届けします。


DVCon Japan開催にはすごい歴史があった!

ASICやFPGAの論理設計、論理検証にはVHDLやVerilogHDL、SystemVerilogといった標準言語は欠かせませんが、それ以外にもUVM、SystemC、PSS、PSL、UPF、IP-XACTなど、多くの標準言語や標準ライブラリを活用しなくてはならなくなってきています。同時にEDAツールもシミュレーションや論理合成、リント、フォーマル検証、CDC検証、エミュレータなどの活用が進んでいます。開発対象のアプリケーションの特徴や仕様に合わせて標準言語や標準ライブラリ、EDAツールを適切な工程で効果的に使うことは、プロジェクトの成否を左右すると言っても過言ではないでしょう。

DVConはDesign & Verification Conferenceというカンファレンスで、まさにこの点に焦点を当てて開催されています。

米国でのDVCon開催の様子

DVConは1年に1回開催されており、米国のサンノゼで2023年2月27日から3月2日まで4日間に渡って開催されたDVCon US 2023は、なんと20回目を迎えました。ここでDVConやDVConのメインスポンサーとなっているAccellera Systems Initiativeという組織を含め、その歴史を紐解いてみましょう。

 

1987年12月10日、VHDLはIEEE-1076として標準化されました。この時代は回路図入力が全盛の時代でした。そのような時代にあってVHDLの役割はシステムの仕様を明確にドキュメント化する目的で標準化されました。しかしシステムの仕様書がそのまま実行できるメリットを享受できるVHDLシミュレータが登場し、その活用ノウハウや、後に論理合成の記述スタイルなどに関するノウハウを共有する目的でVUG = VHDL User Groupが設立され、カンファレンスが開催されました。これを主導していたのはVI = VHDL Internationalという組織です。

一方でVerilogは1984年に開発されたベンダーの独自言語でしたが、回路図入力から言語設計へと移行する中で、すでにシミュレーション言語として多くのユーザーがいました。言語戦争とも言われた時代においてIEEE標準かどうかが言語選択の大きな要素となり、OVI = Open Verilog Internationalという組織がIEEE標準化に取組み、1995年にIEEE-1364として標準化されました。

その後、VHDLとVerilogを混在させてシミュレーションできるツールがリリースされ、両言語の資産を流用できるようになると、両陣営の統合へと動きが進み、両陣営のユーザーグループが統合され、カンファレンスもHDL Conとして開催されました。ここで認識された問題が標準化に要する時間です。すでに使用実績があった言語にも関わらず、IEEE標準としてリリースされるまで数年を要しており、これでは半導体の進歩のペースに追従できないのではないかという懸念を残しました。

そこでIEEEにおける標準化ペースを加速(アクセラレート)しようと設立された標準化団体がAccelleraです。その後にOSCIやSPIRITなど他の団体を巻き込み、現在はAccellera Systems Initiative™️となっています。Accelleraの枠組みで標準化活動を策定し、それをIEEEに寄贈(donation)することで加速していきました。Accellera設立以降、さまざまなIEEE標準が策定されていることが分かると思います。
さらにAccelleraでは、Accellera標準やIEEE標準をプロモーションするべく、従来のカンファレンスを新ためDVConという名称で2003年に開催し、それ以降20年にわたって開催してきました。

また国際的な広がりも見せていて2014年からはヨーロッパとインドでの開催が始まりました。ヨーロッパはドイツのミュンヘンが、インドはバンガローが開催地になっています。また2017年からは中国の上海でも開催が始まっています。COVIDの影響を受けてオンラインで開催したり、日程を調整したりしながら現在でも継続しています。
日本では2022年にDVCon Japan 2022としてオンライン開催しました。Accelleraチェアによる標準化活動のアップデート、東京大学 d.labのセンター長を務める黒田忠広教授による基調講演で始まり、Accellera標準のPortable Test and Stimulus標準のユーザー事例やフォーマル検証によるサインオフ、UVMによる簡単なレジスタアクセス、低消費電力設計など、多岐に渡って論文発表とチュートリアル講演が実施されました。

DVCon Japan 2023は川崎市産業振興会館を会場とした開催の企画が進行中です。是非ともDVCon JapanのWebサイト – www.dvcon-jpn.orgをご確認の上、論文投稿やチュートリアル投稿、もしくはスポンサーになるなど、皆様からの積極的なご参加を期待しています。

(EE Tech Focus合同会社 / 三橋明城男)

2023-2-14

LPBフォーラム 2022 開催

 2023年3月3日(金)
  LPBフォーラム 2022 開催

日時 : 2023年3月3日(金)13:30~17:00
会議方式:Hybrid(リアル&Webex)開催
会場:大手町フォーストスクェアカンファレンス
大手町ファーストスクエアカンファレンス|東京・大手町からアクセス最高の貸会議室 (1ofsc.jp)
〒100-0004 東京都千代田区大手町 1-5-1 ファーストスクエア イーストタワー2F
参加費用:無料
参加申し込み: LPB フォーラム2022 申込ページ 
(メルマガ94号で、「リアル参加ご希望の場合は「その他」欄の”Yes”にチェックしてください」、という記述がありますが、申込ページを改善し、不要となりました。申し訳ありません。)
締め切り:3月2日(木) 17:00
ウェビナー接続先連絡:3月2日(木)

LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティーとして開催してきましたLPBフォーラムも15回目を迎えることになりました。 

これまでJEITA半導体&システム開発技術サブコミッティが開発してきましたLPBフォーマットは2016年11月に国際標準IEC 63055/IEEE 2401-2015となり、その後、設計現場への普及により各社で様々な効果が出始め2019年12月にはバージョンアップ版がIEEE 2401-2019として出版されました。また、2020年度よりフロントローディング設計手法を議論するワーキンググループを立ち上がり、モデル べース開発(MBD)のプラットフォーム形成への取り組みによりMBSE活用技術による設計フローの構築のみならずLPBフォーマットを使用した活用事例まで開発しております。それら事例と、協調設計の領域拡張に向けたシステムフロントローディングWGの取り組み、および今年度は電子デバイスモデルDX推進サブコミッティとのリエゾンという形で、これからJEITA標準を進めている電子デバイスモデルの仕様書標準化について紹介いたします。皆様奮ってご参加ください。

今回は3年ぶりにリアル会場への参加も含めたHybrid形式で実施いたします。LPBを身近に感じ、同じ悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会です。多くの皆様にご参加いただき、有意義な交流の場として頂ければ幸いです。 (さらに…)

2022-10-24

ライブラリ整備TG/広報2020TG/イベントTG 2022/10

こんにちは、平素より、「半導体&システム開発設計技術SC」の活動にご協力いただき、ありがとうございます。

少し時間があきましたが「TG活動報告」を行いたいと思います。8回目の今回は、「
LPBライブラリ整備TG」および同時開催の「ワークショップ2022TG」「LPBフォーラム2022TG」「JEVeCDay2022TG」「広報TG」の活動報告です。

改めてご紹介ですが、2022年度に改変があり、「半導体&システム開発設計技術SC」には3つのワーキンググループ(WG)と13のタスクグループ(TG)があります。

今回は※のTGの活動紹介です。
「LPBライブラリ整備TG」は、LPBフォーマットを活用したユースケースの作成検討や部品メーカーへのLPBフォーマットでの情報公開の働きかけなどを行っています。「広報TG」はメルマガの配信・Webサイトの整備を行っています。「ワークショップ2022TG」は去る9月9日に開催されたワークショップのTG、「JEVeC Day2021TG」はJEVeCDayへの出展を検討しています。
直近では、2022年10月7日に、合同のTGが開催されました。

まず、イベント関係のTGです。「ワークショップ2022TG」として、開催したワークショップの振り返りが行われました。運営側でシステム上の問題など大きな課題はなかったこと、また、アンケートにて、WEBではなくリアル開催を期待する声も多かったことなど、春のLPBフォーラムに向けた議論が行われました。

続いて、「JEVeC Day2022TG」として、JEVeCDayへの出展の検討です。申し込み締め切りの10/17が近づく中、昨年に引き続き、出展と講演を行うことを決めました。以前から出展で使っていたタペストリーの内容が古くなってきたこともあり、最新情報で作り直すか検討いたしました。配付用のちらしも、LPB規格の改定やシステムフロントローディングやMBSE/MBDについての記載を入れつつ、LPBフォーラムの告知を含めたものを検討し、手分けして資料を収集、原稿を作成することとなりました。
さらに、来年春に実施予定の恒例LPBフォーラムに向け、「LPBフォーラム2022 TG」の立ち上げが宣言されました。リーダーも決まりました。

「広報TG」では、ワークショップ2022の資料をHPに掲載した旨の告知、IBISサミットの告知、また、今月のTG紹介のコラムの作成と掲載について話し合われました。

今回はこのような活動が行われました。
次回は「IEEE2401改訂TG」の活動についてご紹介をしたいと考えております。
最後までお読みいただき、ありがとうございました。