第17回 LPBシステムソリューションフォーラム開催

日時 : 2025年3月7日（金）13:30~17:00（13:00～受付開始）
会議方式：Hybrid(リアル＆Webex)
開催 会場：TKP東京駅大手町カンファレンスセンター  カンファレンスルーム22A
〒100-0004 東京都千代田区大手町１-8-1 KDDI大手町ビル 22階
参加費用：1000円（懇親会）
参加申し込み： 第17回 LPBシステムソリューションフォーラム 申込ページ
締め切り：3月6日(木)　17:00
ウェビナー接続先連絡：3月6日(木)

　LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティーとして開催してきましたLPBフォーラムも17回目を迎えます。今回より名称を「LPBシステムソリューションフォーラム」に変更し、LPBを中心に上位委員会である半導体システムソリューション技術委員会からの活動報告も致します。

　これまでJEITA半導体＆システム開発技術サブコミッティが開発してきましたLPBフォーマットは、2016年11月に国際標準IEC 63055/IEEE 2401-2015となり、その後設計現場への普及により各社で様々な効果が出始め、2019年12月にはバージョンアップ版がIEEE 2401-2019として出版されました。2023年11月にはIEC 63055:2023 ED2として正式に発行されています。また、2020年度よりフロントローディング設計手法を議論するワーキンググループが立ち上がり、モデルべース開発(MBD)のプラットフォーム形成への取り組みとMBSE活用技術による設計フローの構築のみならず、EMI設計のフロントローディングへの展開まで検討しております。今回のフォーラムでは、改めてLPBフォーマットの概要説明やフロントローディングWGの活動報告を、また上位委員会からの活動報告としてマルチチップインテグレーション調査TG、半導体構造設計技術SCからの活動報告、およびこれから議論が始まる パワエレ設計環境準備TGからの報告もいただきます。
　皆様奮ってご参加ください。

　リアル会場に加えて、Web参加も可能なHybrid形式で実施予定です。リアル会場においては懇親会も開催します。LPBを身近に感じ、同じ悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂ければ幸いです。

　詳細については随時更新してまいります。

プログラム概要

1．開催にあたって	東芝デバイス＆ストレージ（株）福場義憲氏	13:30 - 13:40 （10分）
2．LPB概要の説明	ソニーセミコンダクタソリューションズ（株）村岡利治氏	13:40 - 14:00 （20分）
3．IEC62433-3(ICEM-RE)と放射ノイズモデリング	弘前大学 金本俊幾先生	14:00 - 14:20 （20分）
4．電源回路のEMI設計フロントローディング検証	コニカミノルタ（株）野村毅氏	14:20 - 14:40 （20分）
5．PIのフロントローディング	キヤノン（株）林靖二氏	14:40 - 15:10 （30分）
6．パワエレ機器設計環境整備ワーキンググループ設立に向けて	東芝デバイス＆ストレージ（株）福場義憲氏	15:10 - 15:30 （20分）
7．休憩		15:30 - 15:45 （15分）
8．AI・チップレット等先端半導体パッケージング構造設計の現状と課題	半導体構造設計技術SC 大阪大学 吉田浩芳先生	15:45 - 16:15 （30分）
9．ヘテロジーニアスインテグレーションGaN SiPにおけるSub-nsテスト技術	マルチチップ調査TG ローム（株）佐藤賢央氏	16:15 - 16:45 （30分）
10．閉会の挨拶・連絡事項・アンケート記入	ソニーセミコンダクタソリューションズ（株）村岡利治氏	16:45 - 17:00 （15分）

アブストラクト

3．IEC62433-3(ICEM-RE)と放射ノイズモデリング

EMC問題のひとつとして、LSIやチップレットから直接放射されるノイズが挙げられ、この解析のための モデルフォーマットが、IEC 62433-3 (ICEM-RE) において規定されています。 ダイからの直接放射を解析する際には、チップの設計データを基にモデルを導出する必要がありますが、 しかし、チップ上の配線をアンテナと見なし、供給される電力を正確に見積もることは容易ではありません。 そこで、オンチップアンテナのモデリングを確立するため、実測とシミュレーションのコリレーション を確認する目的でTEGを作成しました。ここでは、IEC 62433-3 (ICEM-RE) の概要とTEGの内容を紹介し、 モデリングの展望について述べます。

4．電源回路のEMI設計フロントローディング検証

EMC＆電源設計実証TG ではEMIのフロントローディングの姿を具体的に描き、課題と解決手段を議論します。 今回はLEDドライバ回路を題材として選定し、評価基板の作成、デバイスモデルの策定、実測検証、 MBSEによるフロントローディングフローの作成を計画しています。

5．PIのフロントローディング

半導体の低電圧、高速化の進展により、パワーインテグリティ（PI：Power Integrity）は依然として解決すべき重要課題です。難しさの増すPIを解決するためには、設計のやり方も進化させる必要があります。システムフロントローディングWGでは、WGメンバーによりPIを解決する設計の進め方を議論し、必要な工程、項目の抽出を行い、MBSE的手法を用いて可視化しました。本フォーラムでは、従来のPI設計の課題や目指すべきPI設計フローについて報告します。

6．パワエレ機器設計環境整備ワーキンググループ設立に向けて

パワエレ機器は扱う電力が大きく低損失や放熱など考慮した特殊な構造を持つことが多くある。 それに実装される半導体もカスタムの設計が必要であり、システムの要求を取り入れ機器と半導体の協調設計が必要である。 JEITAにパワエレ機器の設計環境を議論し協調設計を実現するためのワーキンググループの設置を目指しておりその紹介を行う。

8．AI・チップレット等先端半導体パッケージング構造設計の現状と課題

AI・チップレット等先端半導体が半導体市況を牽引しているが、 これら先端半導体パッケージングの構造設計の現状と課題について、 JEITA半導体標準化委員会の活動も織り込んで紹介します。

9．ヘテロジーニアスインテグレーションGaN SiPにおけるSub-nsテスト技術

現在、GaNの性能を最大限に発揮するために、ドライバーICと組み合わせた異種チップ統合SiPの開発が進んでいます。 特に、GaNはスルーレートが速く1ns以下の時間をテストする必要があります。そこで、量産テストに導入可能な Sub-ns時間測技術の原理と実験結果を紹介します。

会場