カテゴリー: TG活動報告

DVConが近付いて参りました。今回は「DVConステアリングTG」からお届けします。

---

DVCon Japan 2024開催決定！
来る2024年8月29日、第3回目のDVCon Japanが開催されます！
会場はTKPガーデンシティPREMIUM品川高輪口で、品川駅から歩いて１〜２分のところにあります。午前中は基調講演やAccelleraのアップデートを中心に、午後は論文発表やチュートリアルを中心にプログラムが進む予定です。また併設してスポンサーや出展者によるソリューション展示も開催しますし、夕方にはネットワーキングイベントとして懇親会も行う予定でいます。

DVCon JapanのWebサイトも継続的に更新されています。是非ともDVCon JapanのWebサイトをお気に入りやブックマークに登録していただき、今後のアップデートにご注目ください。

DVConとは

ここで改めてDVConとは何かについて触れておきましょう。
DVConは正式にはDesign & Verification Conference & Exhibitionであり、電子システムおよび集積回路の設計と検証のための言語、ツール、メソドロジ、標準の適用に関する最高峰のカンファレンスです。このカンファレンスはAccellera Systems Initiativeがメインスポンサーとなり、非常に技術的なコンテンツで構成されており、設計と検証の技術の実用的な側面や、最先端プロジェクトにおける活用に焦点を当てています。参加者が同様の技術を参考にしたり採用したりすることで、自身の設計や検証のフローの改善が促進され、ひいては業界全体の技術水準が高まることを目指しています。

DVConの歴史を紐解くと、VHDL User's GroupとInternational Verilog Conferenceにまで遡ります。当時言語戦争とまで言われたVHDLとVerilogの両陣営のコミュニティは、両言語混在の商用シミュレータの登場により、両言語の資産やノウハウが最も共有される形で、HDLConとして融合しました。一方でムーアの法則に従うように半導体の集積度が上がるにつれ、設計生産性の課題と検証生産性の課題が議論されるようになりました。こと検証生産性の課題は顕著であり、アサーションや制約付きランダム検証、機能カバレッジなどの検証技術が出現し、独自言語が乱立する中で標準化の必要性がかつてないほど重要になってきました。このような背景から、業界における標準化を加速する目的でAccelleraが生まれました。そしてHDLConはDVCon = Design and Verification Conferenceと改められ、今日に至っています。AccelleraはDVConにおけるさまざまな議論を元に、標準化のWorking Groupを設立し、実に多くの標準を策定してはIEEEに寄贈する形で業界への貢献を継続しています。

DVConは米国で始まり、その後ヨーロッパやインド、そして中国でも開催されるようになります。長く待たれていた日本国内でのDVConは2022年に第1回目がオンライン＋オンデマンド形式で開催されました。そして2023年には初めて対面での開催となり、様々な論文発表や懇親会、ベストペーパーアワードなど、大変盛り上がりを見せるカンファレンスとなりました。

Call for Paper / Call for Tutorial

DVCon Japan 2024は8月29日の開催です。すでにCall For Paper、Call For Tutorialがオープンしていますので、奮ってご投稿ください。完全な論文でなくても、数ページのプレゼンテーションスライドで応募していただくことも可能です。ご不明な点があれば、メールでお問い合わせください。
→ info@dvcon-jpn.org

最後に
DVCon Japanの実行委員会では、実行委員を募集しています。現在は10名程度ですが、より中身の濃い、より学ぶことの多いカンファレンスとしていくために、いっしょに企画・運営していただける方、仕事も忙しいけどちょっと外部の人たちと交流することで活躍するフィールドを広げたいと思っている方、大歓迎です。

（EE Tech Focus合同会社 / 三橋明城男）

今回は「IEEE-SA TG」からお届けします。

---

IEC 63055:2023 ED2 がようやく発行されました

　IEC (国際電気標準会議) にていわゆるLPB フォーマットの最新版がIEC 63055:2023 ED2として2023/11/10 に正式に発行されました。

IEC 63055:2023 ED2

　IEEE 2401-2019 としてIEEE標準が成立した後、IEC標準とするため IEC/TC91/WG13 では議論を進め2020年秋にはWGではIEC標準とすることを合意しました。その後、COVID-19 や IEEE 担当者の出産での休職などによる情報連絡の行き違い、事務手続きの遅延が各所で発生したため、IEC にて標準成立するまでに3年掛かってしまうという異常事態が発生しておりました。とうとう各種承認処理および事務処理が完了し、晴れて IEEE 標準と IEC 標準が揃うことになりました。
　ちなみに IEEE としては以下の通り IEC 63055:2023 ED2 として発行された旨、情報更新されています。

IEEE 2401-2019 (IEEE/IEC 63055-2023)

　なお IEC 63055:2016 ED1 からの更新は IEEE 2401-2015 から IEEE 2401-2019 の更新の内容と同一で以下の通りです。

各種外部参照モデル対応 (IBIS7.0, S-para, 熱モデル, 3Dモデル)

2.5D/3D 配置対応

P&R ガイドライン(module内制約)

データ管理機能追加 (関連性/履歴)

 
　ひきつづき、LPBフォーマットのサポートおよび活用をよろしくお願いいたします。

---

　IEC 63055:2023 ED2のご購入はこちらより可能です。
　IEEE 2401-2019 (IEEE/IEC 63055-2023) のご購入はこちらより可能です。

今回も引き続き「DVConステアリングTG」からお届けします。
DVCon Japanへのご参加、ありがとうございました。

---

去る6月22日、川崎市産業振興会館でDVCon Japan 2023が開催されました。朝9:15に受付が始まると、すでに受付前にできていた長い人の列が少しずつ動き始め、順番にバッジとプログラムをもらい、１階のホールへと誘導されていきました。

手渡されたプログラムにはDVCon Japanの全体がわかるタイムテーブルがあり、裏面には展示会場のマップ、そしてベストペーパー・アワードの案内が英語と日本語とで書かれています。スマートフォンでQRコードをスキャンすると論文発表のリストが選べ、ベストペーパーを選ぶための一票を投じることができるようになっています。

ジェネラルセッション
１階のホールに入ると、さながらコンサート会場のような雰囲気です。このホールは360人も収容することができ、川崎市産業振興会館の大きな特徴でもあります。

午前中のジェネラルセッションには、聴講者全員が参加します。DVCon Japan実行委員会委員長である田中玄一氏の挨拶に続き、Accellera Systems InitiativeのVice Presidentを務めるDennis Brophy氏によるAccellera Overviewの紹介が行われました。Accelleraにおいて新たに始まった標準化プロジェクトの紹介や、DVCon USの2023 Technical Excellence AwardがVerilogの開発と発展に大きく貢献し、昨年の9月に他界されたPhill Moorby氏に贈られた事などが伝えられました。Dennis Brophy氏はこの日のために米国からかけつけてくれたのです。
続いて東京大学、大学院情報理工学系研究科の鶴岡慶雅教授による基調講演 - 「言語生成A Iの原理と展望」が講演されました。ChatGPTなどに関する話題が盛んな今、タイムリーな内容かつ興味深い講演で、質疑応答も活発に行われました。
このジェネラルセッションが終わると分科会になります。分科会はチュートリアルが８セッション、論文発表が１２セッションで構成されていました。

チュートリアルセッション

チュートリアルは質疑応答を入れて50分です。Portable Stimulus & Test Standard (PSS)やUVM、8年ぶりに改訂されたIEEE 1685 IP-XACTの入門などがありました。DVCon USやDVCon Europeと同様に、このような情報に触れる機会を提供するのもDVCon Japanの役割だと言えます。特にPSSのセッションには日本語と英語で質問やコメントの発言が飛び交い、非常に活発かつ有意義なディスカッションとなりました。またEDAベンダーによるチュートリアルもありましたが、ツール紹介ではなく、フォーマル検証とフォーマルテストベンチの意義とコツを徹底的に紹介するセッションもあり、深く学ぶことができました。

論文発表セッション
論文はEasy Chairという専用サイトを使って広く公募され、結果として16本の論文が集まりました。投稿形式としては論文フォーマットに加えて、数ページのスライド資料と概要を組み合わせた投稿も可能です。実行委員会ではテクニカルプログラム・コミッティーによる論文査読を行い、最終的に12本の論文に絞られました。論文発表は１本あたり質疑応答を含めて30分で、RISC-V検証、フォーマル検証、PSS、UVM、高位検証フロー、機能安全などにグループ化され、発表されました。論文発表でも非常に活発な質疑応答が繰り広げられました。

この写真は最も優れた論文に対して贈られるベストペーパー・アワードの表彰式のものです。ネットワーキング（懇親会）の中で行われました。DVCon JapanのWebサイトにはベストペーパー・アワードの投票システムが準備されており、聴講者がスマートフォンなどでアクセスし、それぞれ一票を投じることで決定されます。
実はDVConの第一回目の国内開催であるDVCon Japan 2022ではベストペーパー・アワードは設定されていませんでした。つまりDVCon Japanの歴史上、初めてのベストペーパー・アワードになります。記念すべき最初のベストペーパー・アワードを受賞したのは、“Reducing the simulation life cycle time of Fault Simulations using Artificial Intelligence and Machine Learning techniques on Big Data dataset” というタイトルで論文を投稿した、Darshan Sarodeさん、Pratham Khandeさん、Priyanka Gharatさんで、インドのSilicon Interface社でVLSI設計を担当しています。写真は共著論文を発表したPriyanka Gharatさんで、手に持っているのは実行委員長から贈られた表彰状です。このようなアワードは著者らのキャリアにおいても、そして業界の発展においても有益であると思います。

展示会・ネットワーキング
川崎市産業振興会館の4階ではゴールドスポンサー、シルバースポンサー、出展者らによる展示会が午後から開催されました。展示は夕方５時からのネットワーキング（懇親会）の間も継続して行われました。

各出展ブースでは机２つをL字に使い、ツールなどのソリューションを展示するとともに、各社ご自慢のお酒などを振る舞っており、中には生ビールのサーバーごと持ち込む会社もありました。なお乾杯の挨拶はAccelleraのVice Chair、Dennis Brophy氏です。DVCon Japanとしては展示会も懇親会も初の試みでしたが、スポンサーや出展社の皆様のご協力もあり、そしてAccelleraからの協力もあり、成功裡に終えることができました。感謝しかありません。

振り返ればとても盛り上がったDVCon
参加されていた聴講者の方は分かると思いますが、チュートリアルや論文発表によっては質疑応答が非常に活発で、マイクを使わずに後ろの席から大きな声で議論に参加する方もいました。また懇親会の間も乾杯や挨拶、ベストペーパー・アワードの表彰式などが営まれましたが、参加者が惜しみなく拍手をおくり、声を出して盛り上げていただいた光景がとても印象的です。ありがとうございました。

思いっきり振り返れば、DVConには20年もの歴史があり、VUG – VHDL User GroupやIVC – International Verilog Conferenceなどの時代も入れると35年にもなります。DVCon Japanは第一回目を2022年6月23日にオンライン＆オンデマンドで、第二回目を2023年6月22日に開催し、まだ始まったばかりではあるものの、DVConが持つ長い歴史の一部となったことは確かです。今後も継続して開催し、また米国、ヨーロッパ、インド、中国、台湾などとお互いに刺激し合うことにより、インターナショナル・カンファレンスとして盛り上がっていくと思います。

最後に
DVCon Japanの実行委員会では、実行委員を募集しています。現在は10名程度ですが、より中身の濃い、より学ぶことの多いカンファレンスとしていくために、いっしょに企画・運営していただける方、仕事も忙しいけどちょっと外部の人たちと交流することで活躍するフィールドを広げたいと思っている方、大歓迎です。

最後になりますが、DVCon Japanのスポンサーやサポーター、出展社となっていただいた会社の皆様に、感謝の気持ちをお伝えしたいです。また協賛をいただいております一般社団法人電子情報技術産業協会、情報処理学会、IEEE CEDA AJJCの方々にも、この場をお借りしまして厚く御礼申し上げます。ありがとうございました。

（EE Tech Focus合同会社 / 三橋明城男）

今回も引き続き「DVConステアリングTG」からお届けします。

DVCon Japanの詳細はこちら、お申し込みはこちらです。

---

来る6月22日（木）、川崎市産業振興会館にてDVCon Japan 2023が開催されます。DVConはDesign & Verification Conferenceの略称で、Accellera Systems Initiativeがメインスポンサーとなり、日本国内では情報処理学会-SIGSLDM(SIG-System & LSI Design Methodology)、IEEE CEDA All Japan Joint Chapter、そして一般社団法人電子情報技術産業協会による協賛のもとで開催されます。

DVCon Japan 2023のロゴ

今年のDVConは午前中の基調講演やAccellera Overviewのセッションに続いて、8セッションのチュートリアル、１２セッションの論文発表が３トラック並行して行われ、さらに午後からは展示会も開催されます。また夕方からはネットワーキングを目的とした懇親会／展示会も用意されています。

基調講演は「言語生成ＡＩの原理と展望」

今年の基調講演は、東京大学、大学院情報理工学系研究科 教授、鶴岡慶雅先生にご登壇いただくことになりました。タイトルは「言語生成ＡＩの原理と展望」です。そして基調講演のアブストラクトはこちらになります。

ChatGPTをはじめとする言語生成AIが社会や産業に大きな影響を与えつつある。言語生成AIは大規模言語モデルとも呼ばれ、大量のテキストを用いて言語モデルとして事前学習され、人間との対話ができるようにファインチューニングされている。本講演では、大規模言語モデルの原理や周辺技術を解説したうえで、大規模なプログラムの生成やデバッグの可能性などを含め、今後の言語生成AIの発展に関する展望を述べる。

鶴岡慶雅先生

鶴岡先生は1997年、東京大学 工学部電気工学科をご卒業になり、2002年には同じく東京大学の大学院工学系研究科 電子工学専攻博士課程を修了されました。工学博士でいらっしゃいます。その後、科学技術振興事業団研究員、マンチェスター大学Research Associate、北陸先端科学技術大学院にて大学准教授、東京大学 大学院工学研究科にて准教授を経て、2018年より東京大学の大学院 情報理工学系研究科で教授をされています。主に自然言語処理、ゲームAI、強化学習等の研究に従事されていらっしゃいます。

基調講演の内容については当日のご講演を楽しみにしていただくとして、皆さんはChatGPTやGoogle BARDなどを使っていますか？半導体の上流設計や機能検証で、どのような場面で使えるのでしょうか。自然言語が扱えるなら要件仕様書から、何かしらのアサーションコードやテストコードが生成できるのか、テストコードとカバレッジの関係から、より少ないテストでより高いカバレッジを達成するようなリグレッションスイートが構築できるのか、デバッグについてはどうなのか、興味深いところです。

ご参考までに、今回予定されている論文発表の１つは、機能安全に欠かせない故障シミュレーションにAIとMLアルゴリズムを使い、シミュレーションライフサイクルを短縮したというもので、インドのムンバイにあるSilicon Interfaces社でVLSI設計を担当されているエンジニアの方々に発表していただきます。

皆さんも、大規模言語による生成系AIがどんなところで使えるのか、色々と想像しながら、この基調講演や論文発表を聴講されると良いと思います。ぜひ鶴岡先生にも質問をぶつけてみてください。

DVCon Japan 2023開催概要

DVCon Japan 2023は以下の要項で開催されます。

日時 :           2023年6月22日（木）9:15~19:00（懇親会は17:00-19:00）
会場：           川崎市産業振興会館
〒212-0013　神奈川県川崎市幸区堀川町66番地20
参加費用：    3,300円（税込み）
参加申込み： https://www.dvcon-jpn.org/registration/
詳細URL：   https://www.dvcon-jpn.org/

川崎市産業振興会館 – 外観

半導体の上流設計と機能検証に関する最新情報やベストプラクティスを学びつつ、ぜひ懇親会で乾杯しましょう。皆様の積極的なご参加をお待ちしております。

（EE Tech Focus合同会社 / 三橋明城男）

今回も引き続き「DVConステアリングTG」からお届けします。

DVCon Japanの詳細はこちらです。

---

DVCon Japan 2023 – 実行委員会メンバーはドキドキしている！

来る6月22日（木）、川崎市産業振興会館にてDVCon Japan 2023が開催されます。DVConはDesign & Verification Conferenceの略称で、Accellera Systems Initiativeがメインスポンサーとなり、日本国内では情報処理学会-SIGSLDM(SIG-System & LSI Design Methodology)、IEEE CEDA All Japan Joint Chapter、そして一般社団法人電子情報技術産業協会による協賛のもとで開催されます。

DVCon Japan 2023のロゴ

今年のDVConは午前中の基調講演やAccellera Overviewのセッションに続いて、8セッションのチュートリアル、１２セッションの論文発表が３トラック並行して行われ、さらに午後からは展示会も開催されます。また夕方からはネットワーキングを目的とした懇親会／展示会も用意されています。

DVCon Japanは2022年に第一回が開催されましたが、コロナ禍の影響でオンライン開催とオンデマンド視聴でした。オンライン開催はJEITA - 電子情報技術産業協会のスタジオから無事に配信することができました。つまり今年のDVCon Japan 2023は国内開催のDVConとしては初めての会場での対面開催となります。実際にお客様を前にしての総合司会や論文発表でのセッションチェアの役割はもちろん、各会場でのPC設営と音響設定、200人を超えると予想されるお客様を誘導し、ランチの準備や懇親会の準備、後片付けまでをこなさなくてはいけません。現在、実行委員会のメンバーはその準備に追われ、実は相当ドキドキしています。ご参考までに実行委員会メンバーの普段の顔写真は、こちらから見ることができます。

標準規格に関するチュートリアルの予備知識

もう１つ、別の意味でのドキドキ感があります。それは８セッションのチュートリアルの中でも、日頃からあまり接する機会がない、Accellera標準やIEEE標準について学ぶことができる３つのセッションが提供できるということです。ここでは、そのセッション受講前の予備知識についてご紹介します。

• Portable Test & Stimulus Standard
  これは通常PSSと呼ばれており、Accelleraの標準です。SoCやASIC、FPGAなどのテストシナリオに関する標準です。どうやってテストするかより、何をテストするかに注目します。SoCに含まれるリソースを考慮し、例えばUSBでデータを受取り一度メモリに蓄積し、DMAチャンネルがデータをコピーして画像プロセッサに渡す、といった一連のテストシナリオについて考えます。ここで重要なのはUSB、DMA、画像プロセッサというリソースが扱えるデータタイプは何か、データフローはバッファ型かストリーム型か、DMAチャンネルは他のリソースと共有するのか占有するのかなどを制約として指定すると、その制約を守った「リーガルなテスト空間」にあるすべてのテストシナリオをグラフ展開し、スケジュールし、生成してくれます。テストを記述するというよりは制約ベースで合成するという表現が正しいでしょう。DMAチャネルを使わずにCPU上の実行命令がメモリに取込み、そこから画像プロセッサに送るという別にシナリオがリーガルであれば、それも生成してくれます。
  PSSは2018年6月26日に「PSS Language Reference Manual 1.0」をリリースして以降、2019年2月25日には0a、2021年4月14日には2.0をリリースし、現在は2.1に向けた標準化作業が進んでいます。ただ今回の改訂ではあまりにも大きな仕様変更をしているため、ひょっとするとV3.0という版名になるかも知れません。その大きな仕様変更は、DVCon Japan 2023のチュートリアルで知ることができます。
• IP-XACT
  2010年4月、SPIRITコンソーシアムはAccellera Systems Initiativeと統合しました。SPIRITはもともとIPの運用を促進するIP-XACTの策定を進めており、当時すでにIEEEのコーポレートメンバーとなっていたAccelleraとの統合は、その後のIEEE標準化の加速にもつながっています。
  IP-XACTは、IPを再利用する際に、IPの構成方法やインタフェース、コンフィギュレーション、レジスタマップなどがIP提供者によってまちまちで、多くのドキュメントを読んで使用するプロセスにはヒューマンエラーが介在しやすく、IP再利用で期待される生産性向上にブレーキをかけてしまう課題に対応しようとするものです。IP統合に関する要素を標準化し、メタデータとしてXML表記することで、ツールやスクリプトによる自動化を促進し、ひいてはIPの再利用性やSoC統合を容易化することが趣意です。
  IP-XACTはIEEE-1685として2009年に標準化され、その後2014年に改訂されています。Accelleraに設置されたIP-XACTのワーキンググループでは、IEEE標準に対する捕捉的なユーザーガイドを作成したり、ベンダー固有の拡張機能などを策定したりしてきました。またIP-XACTの標準をさらに改善し、IP統合だけでなく早期プロトタイピング、機能検証、パワー解析、AMS、デバッグなどへの対応を議論してきました。このような活動の結果、期待されているものがIEEE-1685 2023年版としてリリースされる予定です。DVCon JapanではIP-XACTの基本的な情報も復習しつつ、2023年版リリースでどのような変更がされるかについてもお伝えする予定です。
• UVM ― pyuvm
  UVM – Universal Verification MethodologyはもともとAccelleraで標準化された検証メソドロジで、制約付きランダム検証、カバレッジドリブン検証を実現するためのAPI群およびクラスライブラリで、IEEE 1800 – SystemVerilogにより実装されていました。その後、UVMがIEEE標準となる際に、IEEE 1800.2 UVMではAPIの仕様のみを扱い、APIの実装部分は標準化の対象とはなりませんでした。この移管後、AccelleraのUVMワーキンググループからは、IEEE 1800.2のリファレンスライブラリという位置付けで、SystemVerilogによるクラスライブラリ実装を提供することになりました。
  この変更により、UVMはSystemVerilog実装でなくても良いため、例えばSystemCワーキンググループではシステム開発から半導体検証への流れを滞りなくすることを目的として、SystemC実装のUVM互換ライブラリに着手しています。同じように、UVMをPythonで実装しようとするオープンソースのプロジェクトも登場しました。もともとcocotbというHDLシミュレータとのコ・シミュレーション実現の関数ライブラリがあり、これを活用してpyuvmとしてUVM実装ライブラリが提供されています。
  すでにSystemVerilogでのリファンレンス・ライブラリが存在するのに、なぜPythonなのか、また実効性はあるのかなどについても解説される予定です。

川崎市産業振興会館 – 外観

DVConは米国では4日間で$695、ヨーロッパでは2日間で€300ですが、国内では1日ですが￥3,000-で開催します。DVCon Japan 2023への参加登録やプログラムについてはhttps://www.dvcon-jpn.org をご参考にしてください。半導体の上流設計と機能検証に関する最新情報やベストプラクティスを学び、ぜひ懇親会で乾杯しましょう。皆様の積極的なご参加をお待ちしております。

（EE Tech Focus合同会社 / 三橋明城男）

今回は「DVConステアリングTG」から、いつもの活動報告と少し雰囲気の違うものをお届けします。

---

DVCon Japan開催にはすごい歴史があった！

ASICやFPGAの論理設計、論理検証にはVHDLやVerilogHDL、SystemVerilogといった標準言語は欠かせませんが、それ以外にもUVM、SystemC、PSS、PSL、UPF、IP-XACTなど、多くの標準言語や標準ライブラリを活用しなくてはならなくなってきています。同時にEDAツールもシミュレーションや論理合成、リント、フォーマル検証、CDC検証、エミュレータなどの活用が進んでいます。開発対象のアプリケーションの特徴や仕様に合わせて標準言語や標準ライブラリ、EDAツールを適切な工程で効果的に使うことは、プロジェクトの成否を左右すると言っても過言ではないでしょう。

DVConはDesign & Verification Conferenceというカンファレンスで、まさにこの点に焦点を当てて開催されています。

米国でのDVCon開催の様子

DVConは１年に１回開催されており、米国のサンノゼで2023年2月27日から3月2日まで4日間に渡って開催されたDVCon US 2023は、なんと20回目を迎えました。ここでDVConやDVConのメインスポンサーとなっているAccellera Systems Initiativeという組織を含め、その歴史を紐解いてみましょう。

 

1987年12月10日、VHDLはIEEE-1076として標準化されました。この時代は回路図入力が全盛の時代でした。そのような時代にあってVHDLの役割はシステムの仕様を明確にドキュメント化する目的で標準化されました。しかしシステムの仕様書がそのまま実行できるメリットを享受できるVHDLシミュレータが登場し、その活用ノウハウや、後に論理合成の記述スタイルなどに関するノウハウを共有する目的でVUG = VHDL User Groupが設立され、カンファレンスが開催されました。これを主導していたのはVI = VHDL Internationalという組織です。

一方でVerilogは1984年に開発されたベンダーの独自言語でしたが、回路図入力から言語設計へと移行する中で、すでにシミュレーション言語として多くのユーザーがいました。言語戦争とも言われた時代においてIEEE標準かどうかが言語選択の大きな要素となり、OVI = Open Verilog Internationalという組織がIEEE標準化に取組み、1995年にIEEE-1364として標準化されました。

その後、VHDLとVerilogを混在させてシミュレーションできるツールがリリースされ、両言語の資産を流用できるようになると、両陣営の統合へと動きが進み、両陣営のユーザーグループが統合され、カンファレンスもHDL Conとして開催されました。ここで認識された問題が標準化に要する時間です。すでに使用実績があった言語にも関わらず、IEEE標準としてリリースされるまで数年を要しており、これでは半導体の進歩のペースに追従できないのではないかという懸念を残しました。

そこでIEEEにおける標準化ペースを加速（アクセラレート）しようと設立された標準化団体がAccelleraです。その後にOSCIやSPIRITなど他の団体を巻き込み、現在はAccellera Systems Initiative™️となっています。Accelleraの枠組みで標準化活動を策定し、それをIEEEに寄贈（donation）することで加速していきました。Accellera設立以降、さまざまなIEEE標準が策定されていることが分かると思います。
さらにAccelleraでは、Accellera標準やIEEE標準をプロモーションするべく、従来のカンファレンスを新ためDVConという名称で2003年に開催し、それ以降20年にわたって開催してきました。

また国際的な広がりも見せていて2014年からはヨーロッパとインドでの開催が始まりました。ヨーロッパはドイツのミュンヘンが、インドはバンガローが開催地になっています。また2017年からは中国の上海でも開催が始まっています。COVIDの影響を受けてオンラインで開催したり、日程を調整したりしながら現在でも継続しています。
日本では2022年にDVCon Japan 2022としてオンライン開催しました。Accelleraチェアによる標準化活動のアップデート、東京大学 d.labのセンター長を務める黒田忠広教授による基調講演で始まり、Accellera標準のPortable Test and Stimulus標準のユーザー事例やフォーマル検証によるサインオフ、UVMによる簡単なレジスタアクセス、低消費電力設計など、多岐に渡って論文発表とチュートリアル講演が実施されました。

DVCon Japan 2023は川崎市産業振興会館を会場とした開催の企画が進行中です。是非ともDVCon JapanのWebサイト – www.dvcon-jpn.orgをご確認の上、論文投稿やチュートリアル投稿、もしくはスポンサーになるなど、皆様からの積極的なご参加を期待しています。

（EE Tech Focus合同会社 / 三橋明城男）

こんにちは、平素より、「半導体＆システム開発設計技術SC」の活動にご協力いただき、ありがとうございます。

少し時間があきましたが「TG活動報告」を行いたいと思います。8回目の今回は、「
LPBライブラリ整備TG」および同時開催の「ワークショップ2022TG」「LPBフォーラム2022TG」「JEVeCDay2022TG」「広報TG」の活動報告です。

改めてご紹介ですが、2022年度に改変があり、「半導体＆システム開発設計技術SC」には3つのワーキンググループ（WG）と13のタスクグループ(TG)があります。

今回は※のTGの活動紹介です。
「LPBライブラリ整備TG」は、LPBフォーマットを活用したユースケースの作成検討や部品メーカーへのLPBフォーマットでの情報公開の働きかけなどを行っています。「広報TG」はメルマガの配信・Webサイトの整備を行っています。「ワークショップ2022TG」は去る9月9日に開催されたワークショップのTG、「JEVeC Day2021TG」はJEVeCDayへの出展を検討しています。
直近では、2022年10月7日に、合同のTGが開催されました。

まず、イベント関係のTGです。「ワークショップ2022TG」として、開催したワークショップの振り返りが行われました。運営側でシステム上の問題など大きな課題はなかったこと、また、アンケートにて、WEBではなくリアル開催を期待する声も多かったことなど、春のLPBフォーラムに向けた議論が行われました。

続いて、「JEVeC Day2022TG」として、JEVeCDayへの出展の検討です。申し込み締め切りの10/17が近づく中、昨年に引き続き、出展と講演を行うことを決めました。以前から出展で使っていたタペストリーの内容が古くなってきたこともあり、最新情報で作り直すか検討いたしました。配付用のちらしも、LPB規格の改定やシステムフロントローディングやMBSE/MBDについての記載を入れつつ、LPBフォーラムの告知を含めたものを検討し、手分けして資料を収集、原稿を作成することとなりました。
さらに、来年春に実施予定の恒例LPBフォーラムに向け、「LPBフォーラム2022 TG」の立ち上げが宣言されました。リーダーも決まりました。

「広報TG」では、ワークショップ2022の資料をHPに掲載した旨の告知、IBISサミットの告知、また、今月のTG紹介のコラムの作成と掲載について話し合われました。

今回はこのような活動が行われました。
次回は「IEEE2401改訂TG」の活動についてご紹介をしたいと考えております。
最後までお読みいただき、ありがとうございました。

今回は、「EMC設計実証TG」の活動を紹介します。（前回の記事はこちらをご覧ください）

 

本TGでは、比較的難易度の高い２つのモデルにフォーカスしてそのモデル化手法と活用手法を議論しております。

一つは、ICIM-CI（Conducted Immunity Modelling）と呼ばれるモデルでシステムのBCIやESD試験いわゆるイミュニティー試験での誤動作予測に使えるモデルです。

もう一つはICEM-RE（Radiated Emission Modelling）と呼ばれるモデルでLSIの直接放射がヒートシンクに結合するEMIの問題、機内配線へ結合する自家中毒の問題を予測することを目指しています。

 

今回は、ICIM-CIのモデル化事例をご紹介したいと思います。

 

ICIM-CI（Conducted Immunity Modelling）

昨年度は、高速のIFとして多用されているSerDesLSIを対象としてDPI（Direct Power Injection）試験を行いました。さらに、等価回路の議論を経てイミュニティモデルを完成するところまで到達できました。

図１には、高速差動信号にDPI試験を実施した結果を示します。

図１　DPI試験結果の例

 

横軸は印加したノイズの周波数を、縦軸は印加したノイズ電力を表しています。曲線は誤動作が起きた電力の閾値をつないだもので、下方にプロットされるほど脆弱であるということです。

3.5Gbpsの誤動作閾値（赤色プロット）に注目すると、200MHz付近に弱い周波数があり、1GHz超あたりでさらに弱い周波数がみられます。ノイズの周波数に対して耐量の強弱が観測されたことは、システム設計においてLSIへの誘導ノイズの周波数特性を設計することが必要であると言えます。

通信スピードを3.5Gbps→1.75Gbps（黄色）に変更すると、全体に耐量は高くなるのですが、さらに360Mbps（緑色）に下げると500MHz以上の周波数に対する弱さが見えてきます。使用する動作周波数に対するDPI試験が必要であることがわかりました。

DPI試験から求めるイミュニティーモデルはPDN（Passive Distribution Network）としてのLSIの等価回路と、IB（Immunity Behavior）としての誤動作閾値で表現されます。IBはレシーバー端子部の誤動作閾値電圧を導出しました。図２に導出したイミュニティーモデルを示します。

図２　イミュニティーモデルの導出結果

 

本年度は、LSIメーカーとディスカッションを行うなど、このモデルの妥当性の議論の場を企画、モデルの検証やモデルを活用する設計フローの具現化など議論を進めています。

 

皆さんも本活動にご参加いただき、EMCの設計課題を一緒に解決しませんか？

LPB教育・認証TG/IEEE2401改訂TG

「LPB教育・認証TG」と「IEEE2401改訂TG」のご紹介の2回目です。このTGでは「回路図・シンボル」を記述するフォーマットに関する議論も行っていますが、今回は、その背景の一つを紹介します。お時間がありましたらお付き合いください（前回の記事は、こちら をご覧ください）。

こんなことありませんか？ 例えば、下図のようなスケマでシミュレーションしてたとします。作業が一段落して、じゃ別のMOSFETを使ったら特性はどうなるのかな？ とXXXP1234を別の製品に取り換えると…

あれ、なんかズレてない？？ となったりしますよね（下図）。

で、MOSFETをつまんで直そうとすると…、え？なんか変なところとつながってないか？？ （下図）。

周りの部品とかも少しずつずらしてスケマを直し、ようやくシミュレーションとなりますが、なんか、イラっとしませんか？ ここの例だと一部品を交換するだけですが、3層モータの駆動回路だと最低でも6個の部品を交換するので、結構面倒です。最近のスケマエディタは妙におせっかいで、自動で配線をつないだり、経路を直したりしてくれます。込み入ったところの部品をちょっとずつ動かしていると、変な所とつなごうとしたり、配線の形を凸にしたり凹にしたり…、挙句の果てに、考えすぎて固まってしまったり…（いや、もう何もしなくていいから）。エディタと格闘していると、「例の解析はどうなった？」と催促のチャットが…、これって私だけですか？

ハードウエアの世界だとランド間隔は2.54mmと決まっているので3端子のMOSFETなら、ほぼ交換可能ですよね。バーチャル世界のスケマエディタで、なぜすんなり交換できないのか？みんなが好き勝手な形でシンボルを作ってるのでこんなことになるのでしょうね。ならば標準化された書式で記述された標準化されたシンボルをみんなで使えば、こんなドタバタはなくなるのではないでしょうか？現状はツール毎にシンボルを定義するフォーマットが異なっています。TGでは、先ず、シンボルを定義するフォーマットの標準化について議論をしています。

非常な些末なことをご紹介しました。最近はMBD/MBSEに関する議論が盛んにおこなわれています。JEITA LPB-SCでも活動の中心はこれに移りつつあります。MBD/MBSEが如何に進んでも最終的にはレイアウト図や回路図を描くような作業に行きつきます。この部分がボトルネックになるようでは、全体の設計効率は上がりません。「LPB教育・認証TG」と「IEEE2401改訂TG」の活動は地味ですが、これからのMBD/MBSEの基板を支える部分を担っています。これからも皆様のご支援をよろしくお願いします。

こんにちは、平素より、「LPB相互設計SC」の活動にご協力いただき、ありがとうございます。

本年度より開始いたしました「TG活動報告」ですが、今まで4回にわたって計7つのタスクグループ（TG）
を紹介してきました。5回目の今回からは、また最初のTGから順に、2巡目の活動報告を行ってゆきます。

改めてご紹介ですが、「LPB相互設計SC」には２つのワーキンググループ（WG）と11のタスクグループ(TG)が
あります。

今回は※の3つのTGの活動紹介です。
「LPBライブラリ整備TG」は、LPBフォーマットを活用したユースケースの作成検討や部品メーカーへのLPBフォーマットでの情報公開の働きかけなどを行っています。「広報TG」はメルマガの配信・Webサイトの整備を、「LPBフォーラム2021 TG」はその名の通りLPBフォーマットの普及を目指した講演・討論会の開催を検討しています。
直近では、2022年2月4日に、合同のTGが開催されました。

昨年12月23日のメルマガ「LPBニュース」にて3月4日の「LPBフォーラム」開催を告知、開催が近づく中、今回の合同TGでは、「LPBフォーラム2021 TG」が最初に行われました。

前回1月21日のTGでウィルスの問題に対応してオンラインのみの開催とする方針に変更されており、オンライン開催のプログラムについて議論が行われました。
何社かに打診して、講演を依頼済みだったのですが、首尾良く講演していただけるケース、社内調整が付かず次回に延期となるケース、などありました。しかし、いくつかの進捗報告・講演をいただけることとなり、充実したフォーラムとなりそうです。
フォーラムのメインイベントとなる招待講演とその内容に関連するディスカッションのコーナーは、講演について確認され、その後のディスカッションのテーマと進め方（発言を全員参加で求めるタイミングやパネルディスカッション風に関係者だけにするタイミングなど）、時間をどのぐらいとするか、ファシリテーターの任命、などを議論・検討してゆきました。

また、アンケートの取り方の概要、申込み開始日終了日、リハーサルの日程なども決めてゆきます。
全体の司会者も決まりました。
(株)ジェム・デザイン・テクノロジーズの村田さんです。よろしくお願いいたします。

続いて、「LPBライブラリ整備TG」です。3Dモデル解析連携についての議論が行われているのですが、今回は、前回提供されたテストケースについて議論が行われました。
LPBフォーマットに書ける情報として、部品の熱輻射率、XYZ各方向の熱伝導率とその温度依存を加えたらどうか、また、熱膨張係数が加われば、熱だけでなく応力解析も視野に入るという意見が出されました。シミュレーションの境界条件も情報として持っているべきかという論点も提示されました。
LPB-Cフォーマットの拡張でヒートシンクを考慮したいという前回の提案について、ヒートシンク以外も記載できるように考慮したらどうかという意見も出されました。

またこのTGでは、部品メーカーとEDAベンダーに対しての、LPBフォーマット対応の働きかけを行っているのですが、その確認も最後に行いました。

次に、「広報TG」。WEBページの記事として、「今月の活動紹介」を今回のTGについて作成掲載すること、東芝デバイス＆ストレージ（株）の青木様にお願いしている人気連載「LPB GFormat入門」の第5回の掲載も決まりました。
また、「LPBフォーラム2021 TG」の決定内容に合わせて、「LPBフォーラム」の申込み開始日と最終日、プログラム公開日に、メルマガを発信することになりました。

今回はこのような活動が行われました。

次回は「システムフロントローディングWG」に所属するTGの活動について、2回目のご紹介をしたいと考えております。
最後までお読みいただき、ありがとうございました。