コンテンツへスキップ

00C-FormatはLSI、パッケージ、ソケットなどのコンポーネントの外部仕様を定義するものです。ここで外部仕様とは以下に示す情報です。

  • 部品の物理的形状
  • 部品に対する入力および出力する信号の名前とタイプ
  • 端子の物理的形状や位置、スワップ可能な端子定義などの入出力 (i/o) 仕様
  • 遅延やスキューの上限などの設計上の制約
  • 端子の入力インピーダンスや消費電力などの設計仕
  • SPICE、IBIS、S パラメータなどのシミュレーションモデルの入出力ノードとコンポーネントの端子間の相互参照

C-Formatには多くの情報を定義することが可能ですが、それらの大半は省略可能です。最も単純なC-Formatは部品のフットプリントだけを定義したものです。今回から実例を見ながらC-Formatの最も基本的な構成を説明していきます。 ... "第3回 チップコンデンサ(前編)" を続けて読む

00M-Format、C-Format、およびR-Formatは、 XML を使用して定義されています。XMLとはeXtensible Markup Languageの略で、1998年2月にW3Cから勧告が出された言語の仕様(XML1.0)です。言語仕様は以下のURLから入手することができます。

https://www.w3.org/XML/

LPB FormatをXMLをベースとしていますので、先ずXMLの構文規則を理解しておく必要があります。ここでは必要最小限のXMLの構文規則を解説します。XMLに関してはたくさんの良書が出版されています。より深く知りたい方は、そちらを参照にしてください。 ... "第2回 XMLの概要" を続けて読む

LPB Formatは設計と検証に必要な情報を記述するための国際標準規格(IEC 63055/IEEE2401-2019)です。
設計情報を交換するためのファイルフォーマットを統一することで、情報交換時の誤解を防ぎ、設計ツールの設定を自動化することを目的としています。LPB Formatは以下の5つのファイルで構成されています。 ... "第1回 LPB Formatとは" を続けて読む

1

開催日時:2017年9月1日(金) 13:00 ~  9月2日(土) 12:00

募集人員:40名
開催会場:四季倶楽部 箱根強羅彩香

デベロッパーワークショップでは、相互設計のベースとなるLPBフォーマット(IEEE2401-2015)の拡張と普及、相互設計現場での課題共有をテーマにした集中討議を行います。LPB-SCメンバーを始め、セットメーカーの皆様、EDAベンダーの皆様に多数ご参加頂き、活発な意見交換ができれば幸いです。

... "LPBデベロッパーズワークショップ2017開催" を続けて読む

━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
第9号 LPBニュース 2017年5月24日配信
半導体&システム設計技術委員会編集
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
★★★★★ 今回のトピックス ★★★★★
■DVCon Japan 2017 セミナー参加登録開始
■DVCon Japan 2017 LPBトラック セミナー情報

───────────────────────────────────────────
■DVCon Japan 2017開催
開催日時:2017年6月30日(金)9:30〜17:30
場所  :新横浜国際ホテル マナーハウス南館
〒 222-0033 横浜市港北区新横浜 3-18-1
参加申込:http://dvcon-japan.com/2017/?page_id=23
公式HP :http://dvcon-japan.com/2017/
LPBトラック情報 :http://jeita-sdtc.com/dvcon-japan-2017/
───────────────────────────────────────────

DVCon Japan 2017のセミナー参加申し込みが開始されました。下記 URLから御申し込みください

参加申込:http://dvcon-japan.com/2017/?page_id=23

 

【LPBトラック セミナー情報】

10:40-11:50 基調講演:IoT、車載におけるフロントローディング型設計

IoT時代の設計手法

大阪大学 今井名誉教授

車載製品の企画・構想段階における仮想開発手法

(株)デンソー 基盤ハードウェア開発部 ハード開発改革室 課長
荒井総一郎 (あらい そういちろう) 様

車載電子システムの高機能化、低コスト化両立のため、車載電子製品は機電一体に代表される複雑な形態が求められている。これらの製品の設計難易度は非常に高く、仮想開発による早期成立性検証が必須となるが、情報量の不足する企画・構想段階ではシミュレーション活用が困難である。本講演ではシステム,エレ,メカの開発プロセスを段階的に紐付け、不足する情報を相互に補いながら製品を具体化する仮想開発手法を説明する。

12:50-13:20 ワークショップ:システム品質を上流で押さえるための課題〜 困りごと・悩みを聞いてください 〜

(株)東芝 半導体研究開発センター設計技術開発部 参事
冨島 敦史 (とみしま あつし)様

システム開発において要求される品質について、物理設計における悩み、課題を事例も
交えながら洗い出します。

13:20-14:00 『設計上流でシステム(LPB)シミュレーションは可能か?その鍵とは?』

アンシス・ジャパン株式会社
技術サポートチーム エレクトロニクス製品グループ マネージャ
渡辺 亨(わたなべ とおる) 様

昨今の電子機器設計者からの要望として、より設計の上流でEMCシミュレーションを行いた
いという声を時折耳にする。本セッションでは、初めに自動車のADASの(1D)シミュレーション事例を紹介する。ここで鍵となるROM(次数低減モデル)とは何か?LSI-パッケージ-ボードのシミュレーションにおけるROMとは?また、SI・PI、そしてEMCシミュレーションの設計上流への展開の可能性について考察する。

14:00-14:30 『構想設計における連携どうする』

(株) ジェム・デザイン・テクノロジーズ 代表取締役
村田 洋 (むらた ひろし)様

一歩進んだ製品を一歩早く生み出すには、できるだけ上流の段階から、関係者の縦連携を
進めることがカギになります。LPBフォーマットの登場により、その気があれば、ノートの切れ端にポンチ絵を書くような段階から、製品情報をネットに載せて流すことができるようになりました。本講演では、その具体例を弊社トレーニングの現場データから紹介するとともに、
ではそれが実際の連携にどうつながるか、という点について述べます。

15:00-15:30 『システム全体構想をどう物理設計に展開していくか?』

(株)図研 EDA事業部EL開発部 シニア・マネージャー
松澤 浩彦(まつざわ ひろひこ)様

電子機器のシステム全体の構想設計において、軽量化・高性能化と、低コスト化などを両立させることは重要である。旧モデルや過去の設計資産を、プリント基板や筐体外観を参照しながら、論理面/物理面から検討し、設計仕様を創っていく流れを紹介する。またその結果の設計仕様を詳細の物理設計(熱やEMCを考慮した設計)に展開していく事例紹介、現状の仮題、今後の展開についても触れる。

16:20-17:30 パネルディスカッション:システム品質向上のための連携
〜 悩みに対する答えを探そう! 〜

モデレータ: (株)東芝 半導体研究開発センター設計技術開発部 主幹
福場 義憲 (ふくば よしのり)様
パネラー:セット、EDA、上流設計、大学からメンバー検討中

ワークショップにおいて洗い出された悩みをテーマとし、システム設計においてそれらを
解決するために如何に上流と連携していけば良いかの答えを探るために様々な分野の方がパネラーとして意見を出し合い議論していきます。

 

━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
LSI・パッケージ・ボード(LPB)相互設計規格である国際標準IEC 63055/
IEEE2401-2015は下記URLからご購入できます。
http://standards.ieee.org/findstds/standard/2401-2015.html
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
Jeita SDTC http://www.jeita-sdtc.com
LPB Forum http://www.lpb-forum.com
Facebook https://www.facebook.com/lpbforum/

◆本メールマガジンは、LPBフォーラムに御参加いただいた皆さまに
各種イベントやセミナー情報を配信させていただくものです。
配信停止は下記URLからお手続きください。
配信停止用URL: http://jeita-sdtc.com/xmailinglist/news/

◆新たに配信をご希望される方は下記URLからお手続きください。

JEITA半導体&システム設計技術委員会メールマガジン

※このメールは送信専用メールアドレスから配信されています。このままご返信
いただいてもお答えできませんのでご了承ください。
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
Copyright(C) 2017 JEITA 半導体&システム設計技術委員会
〒100-0004 東京都千代田区大手町1-1-3 大手センタービル
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━

━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
第8号 LPBニュース 2017年5月15日配信
半導体&システム設計技術委員会編集
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
★★★★★ 今回のトピックス ★★★★★
■DVCon Japan 2017開催
■JEITA LPB集中討議&デベロッパーズワークショップ2017(仮称)開催のご案内

───────────────────────────────────────────
■DVCon Japan 2017開催
開催日時:2017年6月30日(金)9:30〜17:30
場所  :新横浜国際ホテル マナーハウス南館
〒 222-0033 横浜市港北区新横浜 3-18-1
参加申込:公式HPにて5月中旬公開予定
公式HP :http://dvcon-japan.com/2017/
───────────────────────────────────────────

米国、欧州、インド、中国で開催されているDVCon(Design and Verification Conference)
が、DVCon Japanとしていよいよ日本でも開催されます。
今年のDVCon Japanでは以下の3トラックを予定しています。

・SystemCトラック   :SystemCを用いた上流設計手法
・Verificationトラック:標準言語を用いたハードウェア検証手法
・LPBトラック     :電子機器開発における上流設計と物理設計の連携

その中のLPBトラックにおいてはIoTや車載の電子機器開発の観点で、上流設計とLPB協調設計
におけるフィジカルを連携させ、システムとしての完成度を上げていくことをテーマとして
論議していくことを考えています。
全トラック共通とLPBトラックのプログラムはこちら

― 全トラック共通 ――――――――
9:30-9:50   Accellera DVCon Japan
9:50-10:40  共通基調講演:半導体業界の現状と今後の展望について:IHS 南川様

― LPBトラック ―――――――――
10:40-11:50 基調講演:IoT、車載におけるフロントローディング型設計
・IoT時代の設計手法 :大阪大学 今井名誉教授
・車両電子システムにおける上流開発の仮想化(仮) :(株)デンソー様
12:50-13:20 ワークショップ:システム品質を上流で押さえるための課題
〜 困りごと・悩みを聞いてください 〜
13:20-13:50 スポンサー事例1:アンシス・ジャパン(株)様
14:00-14:30 スポンサー事例2:JEITA半導体&システム設計技術委員会
(株) ジェム・デザイン・テクノロジーズ様
14:30-15:00 休憩
15:00-15:30 スポンサー事例3:(株)図研様
15:30-16:10 ポスター展示
16:20-17:30 パネルディスカッション:システム品質向上のための連携
〜 悩みに対する答えを探そう! 〜

詳細についてはホームページで随時お知らせします。

DVCon Japan 2017


───────────────────────────────────────────
■JEITA LPB集中討議&デベロッパーズワークショップ2017(仮称)開催のご案内
開催日時:2017年9月1日(金)、2日(土)
場所  :箱根 強羅彩香(昨年と同会場を予定)
───────────────────────────────────────────
今年もLPB集中討議&デベロッパーズワークショップを開催いたします。
LPB-SCメンバーのみならず、LPBを活用して頂きたい部品やチップや装置メーカーの皆様、
LPB対応にご協力頂きたいEDAベンダーの皆様に多数ご参加頂き、活発な意見の交換を
行わせて頂きたいと思っております。
参加費用、プログラム等の詳細につきましては、決定次第お知らせいたします。

第7号 LPBニュース  2017年3月23日配信
JEITA 半導体設計技術小委員会編集

 

今回のトピックス

  • 第9回LPBフォーラム御礼
  • DVCon Japan 2017開催
  • コラム第3回 私とLPB

第9回LPBフォーラム御礼

3月10日の第9回LPBフォーラムにおきましては、ご多忙の中、ご出席いただき誠にありがとうございました。非常に多くの方にご参加頂き、有意義なフォーラムを開催することができました。当日は活発な意見交換をすることができ、大変有意義な会となりましたことを感謝申し上げます。フォーラム終了後の懇親会におきましても、貴重なご意見を頂き厚く御礼申し上げます。

当日取材された記事が「マイナビニュース」、「日経テクノロジーオンライン」に掲載されていますので、合わせてご覧ください。(それぞれのサイトのページに飛びます)

▼マイナビニュース
JEITA、半導体-パッケージ-ボード連携を容易にするLPBのロードマップを公開
http://news.mynavi.jp/news/2017/03/10/321/

▼日経テクノロジーオンライン
日本発の実証協調設計フォーマット、「皆使ってる?」
http://techon.nikkeibp.co.jp/atcl/news/16/031306703/

また、LPBフォーラムで公演資料および、当日ご紹介しましたデザインキット・サンプルデータの最終版の用意が整いました。下記URLからダウンロードください。

講演資料:
http://jeita-sdtc.com/publishedmaterials/lpbforum_documents/lpbforum-9_documents/

LPBデザインキット・サンプルデータ
http://www.lpb-forum.com/lpb-open-source-project/download/

最後になりましたが、不慣れなことで不行き届きの点が多々ございましたことお詫び申し上げます。


DVCon Japan 2017開催

米国、欧州、インド、中国で開催されているDVCon(Design and Verification Conference)が、DVCon Japanとしていよいよ日本でも開催されます。今年のDVCon Japanでは以下の3トラックを予定していますが、その中のLPBトラックにおいてDVConの基本思想をベースに、高位設計におけるファンクションとLPB協調設計におけるフィジカルを連携させ、システムとしての完成度を上げていくことをテーマとして論議していくことを考えています。

【予定トラック】

  • SystemCトラック   :SystemCを用いた上流設計手法
  • Verificationトラック :標準言語を用いたハードウェア検証手法
  • LPBトラック      :システム開発におけるLPB相互設計&高位設計連携

詳細についてはホームページで随時お知らせします。

http://jeita-sdtc.com/dvcon-japan-2017/

開催日時:2017年6月30日(金)10:00~17:00
場所 :新横浜国際ホテル マナーハウス
〒 222-0033 横浜市港北区新横浜 3-18-1


コラム第3回 私とLPB

IEEE/IECのDualロゴ化を達成した今、LPBフォーマット開発関係者からの苦労話を掲載する
ことにしました。第3回目はソニーLSIデザイン(株)の濱田誉人さんです。では、濱田さんよろしくお願いします。

ルネサス システムデザイン(株)の永野さんからご紹介に与りました、ソニーLSIデザイン(株)の濱田です。

私はLPB WGに2011年より参加させて頂いており、気付けばLPBメンバーの中でも古株になってしまいました。そのLPB WGに参加するようになったモチベーションは、LPB WGの活動コンセプトと社内事情が一致していたこと。私自身も、LPBの協調設計担当として、現場からも何とか今の状況を変えたいという思いがあり、LPB WGであればそれが出来るのではないか、と言う可能性を感じたことです。

社内でも、LSI、PKG、Boardといった異なる設計カテゴリ間のデータの遣り取りに、各設計者が任意に作成したエクセルなどを使っていたため、LSI-PKG、PKG-Boardといった設計を跨ぐところで、各カテゴリの設計環境に適したデータ変換をするのに時間が取られてしまったり、またマニュアルによる編集が入るためヒューマンエラーが発生するなどの問題がありました。

この問題を解決するのに、共通フォーマットの作成、及びフォーマット変換ツールの開発、EDAのフォーマット対応など、社内での取組も検討しましたが、EDAツール、フォーマットは多種多様にあり、更に社外とのデータの授受を含めたフォーマットの統一化など、一社でやれることに限界を感じていました。そこに、同じ問題意識を持った企業が集まり、一緒になって問題解決を図っていこうとするLPB WGの存在を知り、LPB WGに参加させて頂くことになりました。
そのLPB WG活動の中でも、2011年のEDS FairでLPB標準フォーマット(当時、Ver1.0)の
活用方法とその効果をLPBメンバーと報告できたことは、今でも思い出として強く残っています。

ここでの報告内容は、仮想のセット設計を定義し、LPBメンバーがLPB標準フォーマットと、従来の『紙』ベースを使う設計とに分かれ、実際にそれぞれで設計を行ってみたところ、LPB標準フォーマットを使う事で、開発期間が61%も削減できる、と言うものでした。
仮想設計とは言え、開発期間が大幅に短縮できる効果を身を持って体験できたことに、LPB標準フォーマットの可能性を強く感じることができました。また、LPB WG活動の1年目に、自分自身、経験のなかった社外報告を経験でき、LPBメンバーとは言え、複数の企業と協力して成果を出していく、それがまた担当者レベルでもしっかりと感じ取れることができたのは、LPB WGに参加することでしか得られない醍醐味であり、本当に良い経験をさせて頂きました。
LPB標準フォーマットも、今やIEEE/IEC国際標準フォーマットにまでなりました。
国際標準はあくまでもLPB WG活動の通過点であり、設計者の皆様が当たり前のようにLPBフォーマットを使って設計している世の中を目指し、まだまだLPB WG活動を続けていく必要があります。同じ志を持ち、今の設計に満足することなく、世の中を変えてやろうと思われているあなた、ぜひLPB WGに参加頂き、一緒に活動していきましょう!

次回は、(株)リコーの大槻さんです。宜しくお願いします。

Translate »