━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
第37号 LPBニュース 2018年12月5日配信
半導体＆システム設計技術委員会編集
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
★★★★★ 今回のトピックス ★★★★★
■JEVeC DAY 2018： 最新AI技術、EDA技術、実装技術の無料セミナー、展示会
■第11回LPBフォーラム 開催のご案内
■コラム第15回 私とLPB
───────────────────────────────────────────
■JEVeC DAY 2018： 最新AI技術、EDA技術、実装技術の無料セミナー、展示会
参加申し込みはこちらから
http://jevec.jp/2018/10/09/jevecday2018/
───────────────────────────────────────────
【 特別招待講演 】
●17:30〜18:40
「IoT は 1000 兆円の巨大市場構築が見えて来た！」
〜 半導体、センサー、電池など電子デバイスは爆烈成長 〜
講演者：泉谷 渉 氏
株式会社産業タイムズ社 代表取締役社長
【 JEITA LPB展示 】
●4階展示場(14:00〜17:30)
電子機器の設計環境構築の国際標準、IEC 63055/IEEE 2401 LSI-Package-Board
(LPB) 相互設計標準（LPBフォーマット）のコンセプトと効果について展示を行います。
また、この標準を使った部品ライブラリ―の紹介とEDAでのデモを行います。
【 注目セミナー 】
●15:30〜15:45
More than Moore 時代のクイックプロトタイプ設計手法
〜 System in Package のための短TATイタレーション設計環境 〜
講演者：藤田 陽子 氏
株式会社図研 シニア・パートナー
AI/IoT/5Gの融合社会を支える技術としてSystem in Package(SiP)が不可欠となっています。
SiPの実装技術において、ターゲット製品に合わせチップとパッケージの実装バリエーション
を検討しコストとパフォーマンスのトレードオフで製品の最適解を見つけることが重要な課題
です。
本講演では、株式会社ソシオネクスト様と共同で行ったクイックプロトタイプ設計によるベン
チマークとLPBを使用したその流通に関しご紹介します。
●15:45〜16:00
システム設計技術における品質向上のための取り組み
〜 LPBパーケージボード(LPB)の相互設計とハードウェア記述言語・物理モデルとの連結〜
講演者：福場 義憲 氏
JEITA 半導体&システム設計技術委員会主査
東芝デバイス&ストレージ株式会社
これまで、JEITAでは電子機器の設計標準IEC 63055/IEEE 2401 LSI-パッケージ-ボード
相互設計標準（LPBフォーマット、2015年版）を開発しました。これはLPB各部のレイアウト
や半導体・受動部品最適化、電源・伝送路特性などImplementationにおけるすり合わせを支
えるものです。しかし、EMCや熱など、これだけでは解決できない問題もあり、設計の上流の
段階で機能や性能の定義をする段階での新たなすり合わせ技術を築かなければなりません。
そのためにLPBフォーマットを2020版に向けて拡張し、上位の設計言語が直結できる設計環
境を提供すことを目指します。本稿ではそのコンセプトを紹介します。
●16:00〜16:15
ガラケー・デジカメ時代に始まった協調設計技術が自動運転時代に開花する！
〜 電子機器開発プロセスのフロントローディングに向けて 〜
講演者：村田 洋 氏
株式会社ジェム・デザイン・テクノロジーズ 代表取締役
電子機器や半導体の開発はどうやって横割り分担の限界を超えて良い製品を開発するか、がカギに
なっている。調整文化を持つ日本は強みを持っており、強みの核にはLSI・パッケージ・ボードの
協調設計技術がある。本講演ではその歴史・現状・課題について解説する。
【 JEVeC DAY 2018 概要 】
・キーノート ： ARM社、NVIDIA社の最新のAI関連技術
・チュートリアル ： SystemVerilogを使った検証が０からわかり、実践に使える基礎が身につく
・技術セミナー ： EDAの上流ツール、下流ツール（ディジタル、アナログ）
モデルベース設計、クラウドベースのEDA、
LSI・パッケージ・基板の連携とハードウェア記述言語・物理モデルとの連結
・展示会 ： 17社
・懇親会、抽選会： 従来のJEVeCスクエアを拡大した、皆様の情報交換の場、豪華景品の抽選会
日時：2018年12月11日（火） 12:25〜20:00 (受付開始：12:00)
会場：川崎市産業振興会館
https://www.kawasaki-net.ne.jp/kaikan/access.html
JR 川崎駅西口より徒歩8分、京急川崎駅より徒歩7分
・1階ホール：講演会、技術セミナー
・4階展示場：展示会（14:00〜17:30）
懇親会（18:45〜20:00）
参加費：無料（事前登録制）
詳細URL：http://jevec.jp/2018/10/09/jevecday2018/
最新のAI技術、EDA技術、LSI・パッケージ・ボードの協調設計技術等の
無料技術セミナー、展示会、招待講演、懇親会からなるJEVeCDAY2018を開催いたします。
───────────────────────────────────────────
■第11回LPBフォーラム 開催のご案内
───────────────────────────────────────────
LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティー
として開催してきましたLPBフォーラムも11回目を迎えることになりました。これまでJEITA
半導体＆システム設計技術委員会が開発してきましたLPBフォーマットは2016年11月に国際標
準IEC 63055/IEEE2401-2015となり、その後、設計現場への普及により各社で様々な効果が出始
め、現在はそれを受け次のバージョンへの改良が進んでおります。本フォーラムではそれら設計
エコシステム構築・発展を目指す各社事例、普及を加速させる部品ベンダーの取り組み、EDAの
自動化技術、LPBフォーマットの改良状況など最新情報を紹介します。奮ってご参加ください。
またフォーラム終了後に、毎年恒例の懇親会も開催します。LPBを身近に感じ、同じ悩みや課題
を持つ方々の間でネットワークを広げて頂く良い機会です。多くの皆様にご参加いただき、有意
義な交流の場として頂ければ幸いです。
開催日時 ：2019年3月8日（金）13:30~17:00 (13:00より受付)
会場 ：一般社団法人 電子情報技術産業協会
〒100-0004 東京都千代田区大手町1-1-3 大手センタービル4階
参加費用 ：無料
懇親会費用：2,000円
申込方法 ：準備中です。ホームページで随時お知らせします。
お問い合わせも受け付けております。
http://www.lpb-forum.com
プログラム概要(予定)
・LPBフォーマットの概要とEDA採用状況
・部品ベンダーのLPBフォーマット対応状況
・半導体＆システム設計技術の取り組み（LPB標準化と業界標準：IBIS, System C, HDLとの連携）
・半導体およびセットメーカーによるLPB活用設計事例
・電源、熱、ESDに対するLPB対策提案
懇親会(17:15~)
───────────────────────────────────────────
■コラム第15回 私とLPB
───────────────────────────────────────────
IEEE/IECのDualロゴ化を達成した今、LPBフォーマット開発関係者からの苦労話を掲載する
ことにしました。第14回目はアンシス・ジャパン株式会社の渡辺さんです。
では、渡辺さんよろしくお願いします。
こんにちは。アンシス・ジャパンの渡辺です。
私とLPBの係わりについてお話ししたいと思います。
LPB-SC/WGがJEITAの組織として正式に発足する以前に「CPM Committee」と称して半導体メーカー、
セットメーカー、EDAベンダーの数社が集まり、Chip-Package-Boardの協調設計について何度か話
し合っておりました。2009年頃と記憶しています。私も現LPB-SC主査の福場様からお声がけ頂き、
１回目の打ち合わせから参加させて頂きました。私にとって現在のLPB-SCとの関わり合いはその黎
明期から、と言えるかもしれません。
.... 続きは、
http://jeita-sdtc.com/2018/12/column15/
からご覧ください。