カテゴリー: 一般

日時 : 2026年3月6日（金）13:00~17:00（12:30 リアル会場受付開始）
会議方式：Hybrid(リアル＆Webex)
開催 会場：一般社団法人 電子情報技術産業協会 403会議室 〒100-0004　東京都千代田区大手町1-1-3 大手センタービル4階 参加費用：無料
セミナー後に懇親会がございます。無料ですが、参加登録が必要です。下記申し込みフォームにチェック願います。 参加申し込み： 第18回 LPBシステムソリューションフォーラム 申込ページ  準備中
締め切り：3月5日(木)　17:00
ウェビナー接続先連絡：3月5日(木)

　LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティーとして開催してきましたLPBフォーラムも18回目を迎えます。前回17回より名称を「LPBシステムソリューションフォーラム」に変更し、LPBを中心に上位委員会である半導体システムソリューション技術委員会からの活動報告も致します。

　これまでJEITA半導体＆システム開発技術サブコミッティが開発してきましたLPBフォーマットは、2016年11月に国際標準IEC 63055/IEEE 2401-2015となり、その後設計現場への普及により各社で様々な効果が出始め、2019年12月にはバージョンアップ版がIEEE 2401-2019として出版されました。2023年11月にはIEC 63055:2023 ED2として正式に発行されています。また、2020年度よりフロントローディング設計手法を議論するワーキンググループが立ち上がり、モデルべース開発(MBD)のプラットフォーム形成への取り組みとMBSE活用技術による設計フローの構築のみならず、EMI設計のフロントローディングへの展開まで検討しております。今回のフォーラムでは、上位委員会からの活動報告としてチップレットソリューションPGからの活動報告、および半導体構造設計SCより先端半導体パッケージングやチップレット設計標準化に関するご講演もいただきます。
　皆様奮ってご参加ください。

　リアル会場に加えて、Web参加も可能なHybrid形式で実施予定です。リアル会場においては懇親会も開催します。LPBを身近に感じ、同じ悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂ければ幸いです。 ... "第18回 LPBシステムソリューションフォーラム開催" を続けて読む

　来る12月9日、半導体システムソリューション技術委員会は JEVeC DAY 2025 に出展し、会員募集を行います。

　JEVeC DAYは「電子システム設計者およびEDA技術者が一同に会して技術討議する場の提供」をコンセプトに毎年開催され、今回で8回目となります。今回も、講演会と展示会の同時開催です。キーノート講演では「AIコンピューティングプラットフォーム最新情報」、「三次元積層プロセスの最新技術動向」、「オープン・ソース・シリコンの国内外の現在位置」についての講演、チュートリアル講演では、世界で最も使用されているハードウェア検証用フレームワーク「UVM」の基礎の解説、さらに、恒例の半導体業界の最新動向に関する講演は今回も開催です。

　講演会と並行して行われる約20社による展示会に半導体システムソリューション技術委員会も出展いたします。

出展詳細　「半導体とシステム開発のソリューション共同開発・技術共有化・標準化」

　JEITA半導体システムソリューション技術委員会は個社では難しい最新技術動向の調査や実施例作成および共通認識の形成と標準化を行っています。4つの基本技術委員会（デバイスモデル、半導体＆システム設計、半導体EMC、パッケージ＆構造設計）に加え、新たにチップレット、パワエレ設計、EV用電子ヒューズの3つのワーキンググループを発足しました（会員募集中）。これらの活動状況や募集要項を資料にして配布します。

JEVeC DAY 2025参加申し込み：お申し込みはこちら
JEITA出展チラシ：

半導体システムソリューション技術委員会チラシ

モデルDX推進SCチラシ

半導体構造設計SCチラシ

チップレットソリューションPGチラシ

半導体システムソリューション技術委員会SC/WG募集要項

プログラム概要

開催日	2025年12月9日（火）
会場	212-0013 · 神奈川県川崎市幸区堀川町66番地20　川崎市産業振興会館 (ページ下部に地図があります)
講　演	1階ホール 10:20～18:10
技術展示	4階展示会場 11:00～17:00
懇親会	4階展示会場 18:30～20:00
JEVeC DAY 2025チラシ	JEVeC DAY 2025チラシ
詳細ページ	JEVeC DAY 2025 TOP

会場

 

　AI技術の普及に伴い、データセンターにおける処理能力の向上が求められる一方で、エッジアプリケーションではセンシングやパワー、アナログ技術のミックスドシグナル・ヘテロジニアスインテグレーションの重要性が増しています。これに対し、チップレット技術がこれらの実現に向けた現実的な解決策としての注目を集めています。さらに、日本の強みを生かした材料やマルチチップ構造に基づくビジネスチャンスも広がっている状況です。JEITAではチップレット技術に対応すべくチップレットソリューションワーキングループを発足し、会員を募集しています。
　半導体システムソリューション技術委員会下のサブコミッティに参加されている企業様は参加可能です。まだ半導体システムソリューション技術委員会に登録されていない企業様も2025年度は費用負担無しでご参加いただけます。

参加企業募集

募集対象	パワエレ機器の開発に関わるサプラ イチェーン全体の各階層から、機器開発、半導体、電子部品、材料、基板メーカー、設計サービス、EDA など
応募資格	半導体システムソリューション 技術委員会会員であることを原則とする
募集・登録期間	2025 年 9 月末日まで

募集要項詳細

以下を参照ください。

【委員募集要項】　JEITA_2025年度半導体システムソリューション技術委員会チップレットソリューションWG募集要項

委員登録用紙

ご参加される際は、以下の委員登録用紙にご記入の上、JEITA事務局（device3@jeita.or.jp）までご送付ください。
（WORDファイルがデフォルトのセキュリティ設定ではダウンロードできない場合があるようです。例外としてダウンロードするか、pdfファイルをご使用ください。）

【委員登録票】　チップレットソリューションWG_委員登録用紙（会社名）.docx
【委員登録票】　チップレットソリューションWG_委員登録用紙（会社名）.pdf

 

　半導体システムリューション技術委員会は、パワーエレクトロニクスの分野における機器と半導体の協調設計手法を検討・定義し事例を作成するワーキンググループを設立します。 名称は「パワーエレクトロニクス設計ソリューション ワーキンググループ」と決まりました。７月末より募集が開始されています。
　半導体システムソリューション技術委員会下のサブコミッティに参加されている企業様は参加可能です。まだ半導体システムソリューション技術委員会に登録されていない企業様も2025年度は費用負担無しでご参加いただけます。まずは皆様のニーズを調査/検討項目としてまとめ、活動チームを形成するとことから始めて行きます。

参加企業募集

募集対象	パワエレ機器の開発に関わるサプラ イチェーン全体の各階層から、機器開発、半導体、電子部品、材料、基板メーカー、設計サービス、EDA など
応募資格	半導体システムソリューション 技術委員会会員であることを原則とする
募集・登録期間	2025 年 9 月末日まで

募集要項詳細

以下を参照ください。

【委員募集要項】　JEITA_2025年度半導体システムソリューション技術委員会パワエレ設計WG募集要項

委員登録用紙

ご参加される際は、以下の委員登録用紙にご記入の上、JEITA事務局（device3@jeita.or.jp）までご送付ください。
（WORDファイルがデフォルトのセキュリティ設定ではダウンロードできない場合があるようです。例外としてダウンロードするか、pdfファイルをご使用ください。）

【委員登録票】　パワーエレクトロニクス設計ソリューションWG_委員登録用紙（会社名）.docx
【委員登録票】　パワーエレクトロニクス設計ソリューションWG_委員登録用紙（会社名）.pdf

 

日時 : 2025年3月7日（金）13:30~17:00（13:00～受付開始）
会議方式：Hybrid(リアル＆Webex)
開催 会場：TKP東京駅大手町カンファレンスセンター  カンファレンスルーム22A
〒100-0004 東京都千代田区大手町１-8-1 KDDI大手町ビル 22階
参加費用：1000円（懇親会）
参加申し込み： 第17回 LPBシステムソリューションフォーラム 申込ページ
締め切り：3月6日(木)　17:00
ウェビナー接続先連絡：3月6日(木)

　LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティーとして開催してきましたLPBフォーラムも17回目を迎えます。今回より名称を「LPBシステムソリューションフォーラム」に変更し、LPBを中心に上位委員会である半導体システムソリューション技術委員会からの活動報告も致します。

　これまでJEITA半導体＆システム開発技術サブコミッティが開発してきましたLPBフォーマットは、2016年11月に国際標準IEC 63055/IEEE 2401-2015となり、その後設計現場への普及により各社で様々な効果が出始め、2019年12月にはバージョンアップ版がIEEE 2401-2019として出版されました。2023年11月にはIEC 63055:2023 ED2として正式に発行されています。また、2020年度よりフロントローディング設計手法を議論するワーキンググループが立ち上がり、モデルべース開発(MBD)のプラットフォーム形成への取り組みとMBSE活用技術による設計フローの構築のみならず、EMI設計のフロントローディングへの展開まで検討しております。今回のフォーラムでは、改めてLPBフォーマットの概要説明やフロントローディングWGの活動報告を、また上位委員会からの活動報告としてマルチチップインテグレーション調査TG、半導体構造設計技術SCからの活動報告、およびこれから議論が始まる パワエレ設計環境準備TGからの報告もいただきます。
　皆様奮ってご参加ください。

　リアル会場に加えて、Web参加も可能なHybrid形式で実施予定です。リアル会場においては懇親会も開催します。LPBを身近に感じ、同じ悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂ければ幸いです。 ... "第17回 LPBシステムソリューションフォーラム開催" を続けて読む

日時 : 2024年9月10日（火）13:00~19:30
会議方式：Hybrid(リアル＆Webex)開催
会場：212-0013 · 神奈川県川崎市幸区堀川町66番地20 · 川崎市産業振興会館 10F 第4会議室
参加費用：会場での懇親会含み無料
参加申し込み：LPB Workshop 2024 | JEITA電子情報技術産業協会
締め切り：9月9日(月)　17:00
Webex併用の場合のウェビナー接続先連絡：9月9日(月)

プログラム概要

　今年度のLPBワークショップは従来からの合宿形式は見送り、ハイブリッド形式での対面による開催を実施します。今回のワークショップではMBSE的手法によるPI設計のフロントローディング手法を検討している内容について紹介し、その内容について参加者メンバーによる深堀をしたいと考えています。新規ASIC設計時にどのようなアプローチを踏むことで、より設計上流にてPI設計を最適化が可能かについて是非皆様との活発な意見交換の場とさせていただきたいと思っています。またこの活動から実際に設計ツールを使っての検証方法についても今後検討していきたいと思っていますので、そちらのご興味もある方については委員会への参加ご検討もお願い致します。

　リアル会場ではLBPフォーラムと同様に会場での懇親会も実施します。設計上流でのPI設計最適化についての悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂きたいため、できるだけ会場でのご参加をお願いします。

　詳細については随時更新してまいります。

1．開催にあたって	東芝デバイス＆ストレージ（株）福場 義憲 氏	13:00-13:10 (10分)
2．DDRのCore,I/O電源設計をMBSE手法を使って表現し、設計上流でより最適に設計する方法について検討	・委員メンバーからの活動内容紹介 ・参加の皆様によるディスカッション	13:10-15:00(110分)
3．休憩	・コーヒーブレイク	15:00-15:15(15分)
4．PIフロントローディング	・引き続き参加の皆様によるディスカッション	15:15-16:45(90分)
5．閉会の挨拶・ 　　　連絡事項	司会	16:45-16:50(5分)
6．第2部 　(2Fカフェテリアにて)	・懇親会を兼ねて引き続きディスカッション	17:00-19:30(150分)

 

日時 : 2024年3月1日（金）13:30~17:00（13:00～受付開始）
会議方式：Hybrid(リアル＆Webex)開催 会場：川崎市産業振興会館 10F 第4会議室
〒212-0013　神奈川県川崎市幸区堀川町66番地20
参加費用：無料
参加申し込み： 第16回 LPBフォーラム 申込ページ
締め切り：2月29日(木)　17:00
ウェビナー接続先連絡：2月29日(木)

　LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティーとして開催してきましたLPBフォーラムも16回目を迎えます。

　これまでJEITA半導体＆システム開発技術サブコミッティが開発してきましたLPBフォーマットは、2016年11月に国際標準IEC 63055/IEEE 2401-2015となり、その後設計現場への普及により各社で様々な効果が出始め、2019年12月にはバージョンアップ版がIEEE 2401-2019として出版されました。2023年11月にはIEC 63055:2023 ED2として正式に発行されています。また、2020年度よりフロントローディング設計手法を議論するワーキンググループが立ち上がり、モデルべース開発(MBD)のプラットフォーム形成への取り組みとMBSE活用技術による設計フローの構築のみならず、EMI設計のフロントローディングへの展開まで検討しております。それら活動内容の報告とLPBフォーマットのフロントローディング化について、また昨今話題となっているチップレットを組み合わせたIC開発の現状を調査しているマルチチップインテグレーション調査TGの活動報告も行われます。
　皆様奮ってご参加ください。

　今回もリアル会場を設け、Web参加も可能なHybrid形式で実施いたします。リアル会場においては4年ぶりに懇親会も開催します。LPBを身近に感じ、同じ悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会となりますので、多くの皆様にご参加いただき、有意義な交流の場として頂ければ幸いです。 ... "第16回 LPBフォーラム開催" を続けて読む

去る10月17日、令和５年度産業標準化事業表彰式が執り行われました。JEITAからは下記の4名が表彰されました。

• 令和5年度 経済産業省 産業標準化事業表彰
  福場義憲氏、田中玄一氏は、コラム「IEC 63055:2023 ED2 発行！」でご紹介した、LPBフォーマット最新版が IEC 63055:2023 ED2 として正式発行されたことが評価されての表彰です。

  経済産業大臣表彰	主査/半導体＆システム開発技術SC主査	東芝デバイス＆ストレージ（株）	福場　義憲　氏
  産業技術環境局長表彰 　産業標準化貢献者表彰	半導体設計標準WGリーダ/IEC国内委員	（株）アドバンテスト	田中　玄一　氏
  産業技術環境局長表彰 　国際標準化奨励者表彰	SSD-SC委員/EMC-SC委員/IEC 62228-7(CXPIのEMC評価法）PL	（株）デンソー	大山　航　氏

• 2023年 国際電気標準会議（IEC）による表彰
  

  IEC 1906賞 経産省ページへ / IECページへ

  EMC-SC主査

  東芝デバイス＆ストレージ（株）

  冨島　敦史　氏

日時 : 2023年9月1日（金）13:00~17:00
会議方式：Hybrid(リアル＆Webex)開催
会場：一般社団法人 電子情報技術産業協会（Webex併用を検討中）
　　〒100-0004　東京都千代田区大手町1-1-3 大手センタービル4階  JEITA 403会議室
参加費用：無料
参加申し込み：LPB Workshop 2023 | JEITA電子情報技術産業協会
締め切り：8月31日(木)　17:00
Webex併用の場合のウェビナー接続先連絡：8月31日(木)

プログラム概要（暫定）

従来、LPBワークショップは合宿形式で夜を徹して語り合うという形式で開催してきましたが、残念ながら2019年度からはオンラインでの開催となってしまいました。今回、ようやくハイブリッド形式ですが対面での開催が可能となりました。フロントローディングとＡＩをテーマとし開催いたします。AIに関してはEDAベンダーの方を招きEDAでの活用事例を紹介して頂きます。EMIに対するアプローチとLPBフォーマットの高抽象度化について議論します。従来のワークショップの雰囲気を取り戻すべく、議論・対話を中心として進めていきたいと思います。

1．開催にあたって	東芝デバイス＆ストレージ（株）福場 義憲 氏	13:00-13:10 (10分)
2．EDAのAI活用	⽇本ケイデンス・デザイン・システムズ社 シーメンスEDAジャパン（株） （株）図研　藤田陽子 氏	13:10-14:10(60分)
3．フロントローディング (まずはSI/PIから+EMCへ)	システムフロントローディングWG	14:10-15:25(75分)
4． 休憩		15:25-15:40(15分)
5．フロントローディング (LPBフォーマット拡張)	LPB相互設計・認証WG	15:40-16:55(75分)
5.     閉会の挨拶・ 　　連絡事項	司会	16:55-17:00(5分)

ファシリテーターからひとこと

EDAのAI活用

　EDAベンダーから最新のAI活用についてご紹介予定。

フロントローディング(まずはSI/PIから+EMCへ)

　DDRメモリに代表されるパラレル伝送は、信号を低振幅化することで、高速化と低消費電力化を両立しつつ進化してきました。このためSignal Integrity（SI）だけでなくPower Integrity（PI）が重要であると言われてから久しくたっております。
　本Workshopでは、今一度、SIとPIに関するLSI‐Package‐Boardの協調設計について議論したいと思います。一般的に行われているSI、PIの設計フローを可視化し、より設計の早い段階からSI、PIの検討を始める（フロントローディング化）ことの必要性やフロントローディング化のために必要なことは何か議論したいと思います。

フロントローディング(LPBフォーマット拡張)

　昨今のMBSEに伴い設計レベルの抽象度が向上してきている。従来のLPBフォーマットは下流設計を中心として発展してきた。
今回のワークショップではLPBフォーマットの抽象度を高める可能性を追及する。一つの例題を上げ具体的な記述方法を議論する。

日時 : 2023年3月3日（金）13:30~17:00
会議方式：Hybrid(リアル＆Webex)開催
会場：大手町フォーストスクェアカンファレンス
大手町ファーストスクエアカンファレンス｜東京・大手町からアクセス最高の貸会議室 (1ofsc.jp)
〒100-0004 東京都千代田区大手町 1-5-1 ファーストスクエア イーストタワー2F
参加費用：無料
参加申し込み： LPB フォーラム2022 申込ページ（申込は終了しました）　
（メルマガ94号で、「リアル参加ご希望の場合は「その他」欄の”Yes”にチェックしてください」、という記述がありますが、申込ページを改善し、不要となりました。申し訳ありません。）
締め切り：3月2日(木)　17:00
ウェビナー接続先連絡：3月2日(木)

LSI - Package - Board(略してLPB)の協調設計を議論する誰でも参加できるコミュニティーとして開催してきましたLPBフォーラムも15回目を迎えることになりました。 

これまでJEITA半導体＆システム開発技術サブコミッティが開発してきましたLPBフォーマットは2016年11月に国際標準IEC 63055/IEEE 2401-2015となり、その後、設計現場への普及により各社で様々な効果が出始め2019年12月にはバージョンアップ版がIEEE 2401-2019として出版されました。また、2020年度よりフロントローディング設計手法を議論するワーキンググループを立ち上がり、モデル べース開発(MBD)のプラットフォーム形成への取り組みによりMBSE活用技術による設計フローの構築のみならずLPBフォーマットを使用した活用事例まで開発しております。それら事例と、協調設計の領域拡張に向けたシステムフロントローディングWGの取り組み、および今年度は電子デバイスモデルDX推進サブコミッティとのリエゾンという形で、これからＪＥＩＴＡ標準を進めている電子デバイスモデルの仕様書標準化について紹介いたします。皆様奮ってご参加ください。

今回は3年ぶりにリアル会場への参加も含めたHybrid形式で実施いたします。LPBを身近に感じ、同じ悩みや課題を持つ方々の間でネットワークを広げて頂く良い機会です。多くの皆様にご参加いただき、有意義な交流の場として頂ければ幸いです。 ... "LPBフォーラム 2022 開催" を続けて読む